PT1181829E - Método de ressincronização para descodificação de vídeo - Google Patents
Método de ressincronização para descodificação de vídeo Download PDFInfo
- Publication number
- PT1181829E PT1181829E PT01907562T PT01907562T PT1181829E PT 1181829 E PT1181829 E PT 1181829E PT 01907562 T PT01907562 T PT 01907562T PT 01907562 T PT01907562 T PT 01907562T PT 1181829 E PT1181829 E PT 1181829E
- Authority
- PT
- Portugal
- Prior art keywords
- resynchronization
- word
- video data
- data signal
- video
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
- H04N7/56—Synchronising systems therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
- H04N19/68—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving the insertion of resynchronisation markers into the bitstream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
Description
DESCRIÇÃO
MÉTODO DE RESSINCRONIZAÇÃO PARA DESCODIFICAÇÃO DE VÍDEO
CAMPO DA INVENÇÃO A presente invenção refere a um método de ressincronização de um sinal de dados de vídeo comprimido recebido por um descodificador.
Tal método de ressincronização pode ser usado em, por exemplo, um canal de descodificação MPEG-4 para uma ressincronização da descodificação após um erro ' de transmissão ter sido detectado no sinal de dados de vídeo comprimido recebidos.
ANTECEDENTES DA INVENÇÃO É conhecido um método de ressincronização a partir do padrão MPEG-4 Visual, conhecido como MPEG-4 Visual Versão 1, ISO / IEC 14496-2. 0 padrão MPEG-4 utiliza objectos de vídeo, que são entidades em uma cena às quais um utilizador pode aceder e manipular. Para activar um objecto de vídeo a ser acedido, é necessário ter uma representação codificada de sua forma. Os casos de objectos de vídeo em um determinado momento são chamados planos de objecto de vídeo (a seguir designados como VOPs). Uma camada de objeto de vídeo é um conjunto de VOPs, cujo tipo de forma é identificado por um número inteiro chamado forma_de_ camada_de_ objeto_de_video.
Os VOPs intra-codifiçados (adiante designados como I-VOPs) são codificados sem referência a outras imagens. Eles 1 fornecem pontos de acesso para a sequência codificada onde pode começar a descodificação, mas são codificados apenas com uma compressão moderada. Os VOPs codificados preditivos (adiante designados como P-VOPs) são codificados de forma mais eficiente, utilizando a previsão de movimento compensado dos VOPs codificados passados intra ou preditivos, e geralmente são usados como referência para previsões adicionais. Os VOPs bidireccionalmente preditivos codificados (adiante designados B-VOPs) fornecem o mais alto grau de compressão, mas exigem VOPs referência do passado e do futuro para a compensação de movimento. Vetores de movimento são definidos para cada 16 amostras por 16 linhas de região de um VOP, a seguir referido como um macro-bloco, ou 8 amostras por 8 linhas de região de um VOP, a seguir referido como um bloco, conforme necessário. Vop_fcode_forward e vop_fcode_backward são inteiros usados em descodificação de vectores de movimento. 0 método de ressincronização descrito no padrão MPEG-4 é baseado em uma palavra de ressincronização, referida como resync_marcador, que é inserida no sinal comprimido de dados de vídeo. Um sinalizador de um bit chamado "resync_marcador_desactiva" é definido para '1' para indicar que não há resync_marcador nos VOPs codificados e para '0' para indicar que existe um tal marcador. A palavra de ressincronização definida pelo padrão MPEG-4 é uma sequência binária de pelo menos 16 zeros seguido de um um '0 0000 0000 0000 0001 ". Para um I-VOP ou um VOP onde a forma_de_camada_de_objecto_de_vídeo tem o valor de "somente_binário ", o rcsync_marcador é de 16 zeros seguido por um. O comprimento deste resync_marcador é dependente do valor de vop_fcode_forward, para um P-VOP, e de quanto maior for o valor de qualquer vop_fcode_forward e do 2 vop_fcode_backward para um B-VOP. A relação entre o comprimento do resync_marcador e o fcode apropriado é dada por 16 + fcode. 0 resync_marcador é (15 + fcode) zeros seguido por um. Ele só está presente quando o sinalizador de resync_marcador_desactivar está definido para '0 '. Um resync_marcador só deve ser localizado imediatamente antes de um macro-bloco e estar alinhado com um byte.
RESUMO DA INVENÇÃO É um objecto da invenção para alcançar uma ressincronização mais fiável de um sinal de dados de vídeo comprimido recebido por um descodificador de acordo com o padrão MPEG-4, Parte 2. A invenção tem os seguintes aspectos em consideração.
Uma palavra de ressincronização deve ser distinguível de todas as sequências de bits possíveis que podem ser compreendidas no sinal comprimido de dados de vídeo, porque não temos um conhecimento a priori, onde a palavra de ressincronização pode estar. Por exemplo, no padrão MPEG-4, uma palavra de ressincronização deve ser distinguível de todas as palavras de Variável de Comprimento de Código possíveis (doravante referidas como VLC), bem como o código de início VOP, que marca o início de um VOP.
No entanto, o padrão MPEG-4 em seu estado actual permite algumas combinações de palavras VLC que podem levar à existência de palavras de ressincronização inesperadas no sinal comprimido de dados de vídeo e, como consequência, a uma falsa ressincronização. Uma combinação de bits, que é obtida a partir da descodificação de um macro-bloco pertencente a um B-VOP e que poderia levar a uma tal ressincronização uma indesejada é o seguinte: 3 00 00 0001 1000 00 macro-bloco modo para B-blocos (MODB): tipo de macro-bloco (TIPO_MB): padrão de bloco codificado para B-blocos (CBPB): quantificador da informação (DBQUANT) : 0 0000 0000 0011 1 palavra de vector de movimento VLC:
Este exemplo mostra uma combinação especial de palavras VLC, que compreende um conjunto de 16 zeros consecutivos seguido por um: 5 zeros correspondentes à palavra CBPB VLC, 1 correspondente à palavra DBQUANT VLC, e 10 correspondentes à palavra do vector de movimento -15, 5 VLC. Neste caso, há uma ambiguidade entre esta combinação especial de palavras VLC e a palavra de ressincronização, que também é constituída por 16 zeros consecutivos (15 + fcode, sendo fcode igual a 1, neste caso) seguido por um. A combinação especial de palavras VLC é capaz de emular uma ressincronização que não é esperada. Nesse caso, um descodificador de vídeo MPEG-4 não pode descodificar correctamente o sinal de dados de vídeo comprimido. 0 método de ressincronização de acordo com a invenção é caracterizado por compreender uma etapa de detecção de uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos seguidos por um, para um plano de objecto de vídeo codificado preditivo.
Como consequência, o referido método de ressincronização irá fornecer uma ressincronização mais fiável do sinal de dados de vídeo comprimido, porque se baseia em uma palavra de ressincronização contendo pelo menos 17 zeros sucessivos, mesmo que o fcode seja igual a um, que é distinguível da combinação particular de palavras VLC descritas 4 anteriormente. 0 referido método de ressincronização vai assim garantir uma descodificação apropriada de um sinal de dados de vídeo comprimidos compreendendo disse combinação especial de palavras VLC. A presente invenção também se aplica a uma forma de realização de um descodificador de vídeo MPEG-4, Parte 2 implementando um tal método de ressincronização e a um sinal de dados de vídeo comprimido levando uma palavra de ressincronização, como descrito no método de ressincronização. A presente invenção refere-se, finalmente, a um método para inserir uma palavra de ressincronização em um sinal de dados comprimidos de vídeo de acordo com um padrão MPEG-4, Parte 2, e a um codificador de vídeo implementando tal método.
Estes e outros aspectos da invenção serão aparentes e elucidados com referência às formas de realização descritas de seguida.
BREVE DESCRIÇÃO DOS DESENHOS A presente invenção será agora descrita, a título de exemplo, com referência aos desenhos em anexo em que, a Fig. 1 mostra um pacote de vídeo compreendendo uma palavra de ressincronização acordo com a invenção, e a Fig. 2 é um fluxograma ilustrando um método de ressincronização de acordo com a invenção. 5
DESCRIÇÃO DETALHADA DA INVENÇÃO A presente invenção aplica-se a um método de ressincronização que tenta permitir uma ressincronização de um sinal de dados de video comprimido recebido por um descodificador, após um erro de transmissão ter sido detectado no referido sinal de dados de video comprimido. Geralmente, os dados entre o ponto de sincronização antes do erro e o primeiro ponto onde a sincronização é restaurada, são descartados. Se o método de ressincronização localiza a quantidade de dados descartados pelo descodificador, este irá aumentar grandemente a capacidade de outros tipos de ferramentas que recuperam os dados e / ou escondem os efeitos dos erros.
Este método de ressincronização é descrito no contexto de um sinal de dados de vídeo MPEG-4, mas é também aplicável a outros tipos de dados de vídeo comprimido sinais que manipulam objectos de vídeo. 0 método de ressincronização é baseado em uma divisão de um VOP em pacotes de vídeo. Tal método permite que palavras de ressincronização periódicas sejam apresentadas em todo o sinal comprimido de dados de vídeo. Assim, o comprimento dos pacotes de vídeo não é baseado no número de macro-blocos, mas no número de bits contidos nesse pacote, o que torna o método de ressincronização mais preciso. A Fig. 1 mostra um pacote de vídeo típico. Este pacote de vídeo compreende: - a palavra de ressincronização (RW) usada para marcar o início de um novo pacote vídeo, 6 - as informações de cabeçalho como o endereço de macro-bloco (NUM) do primeiro macro-bloco contido no pacote, o parâmetro de quantização ( Q) e com o Código de Extensão do Cabeçalho (HEC); as informações do cabeçalho são necessárias para reiniciar o processo de descodificação, - os dados de macro-bloco (MBD). A palavra de ressincronização deve ser distinta de todas as palavras possíveis VLC, bem como o código de início VOP. Como descrito no resumo da invenção, uma determinada sequência de palavras VLC cria uma ambiguidade no caso da palavra de ressincronização da técnica anterior. A referida sequência compreende: - um modo de macro-bloco para B-blocos (MODB) palavra VLC. Esta palavra MODB VLC está presente apenas em macro-blocos codificados de B-VOPs e é igual a: • 1 se nem os dados CBPB nem os dados MB_TYPE estão presentes para uma macro-bloco, • 01 se apenas dados MB_TYPE estão presentes para um macro-bloco, • 00 se os dados CBPB e MB_TYPE estão presentes para um macro-bloco. - um macro-bloco palavra (MB_TUPE) VLC. Esta palavra MB_TYPE VLC está presente apenas em macro blocos codificados de B-VOPs para os quais um vector de movimento está incluído. Os códigos para MB_TYPE são 1, 01, 001 ou 0001 dependendo do tipo do vetor de movimento usado. - um padrão de bloco codificado para palavra B-blocos (CBPB) VLC. Esta palavra CBPB é um código de 3 a 6 bit, 7 representando cada bit do código que um estado codificado / não codificado de um bloco. Para cada um dos blocos não transparentes com coeficientes, o bit correspondente no código é definido como '1'. - uma palavra de quantizador de informações (DBQUANT) VLC. Esta palavra DBQUANT especifica a mudança no quantizador para B-VOPs. Os códigos para DBQUANT são 10, 0 ou 11. - uma palavra de vector de movimento VLC. Esta palavra VLC é um código de 1 a 13 bits e contém até 10 zeros consecutivos, conforme descrito nos seguintes exemplos: Códigos Diferenças de vectores 0000 0000 0010 1 - 16 0000 0000 0011 1 - 15,5 0000 0000 0011 0 15, 5 0000 0000 0010 0 16 A definição das palavras VLC acima descritas leva a uma combinação de bits que inclui no máximo um conjunto de 17 zeros consecutivos seguido por um: 6 zeros correspondente à palavra CBPB VLC, 1 correspondente à palavra DBQUANT VLC, e 10 correspondentes à palavra de vector de movimento VLC. A referida combinação de bits pode ser ambígua no caso de uma palavra a ressincronização tendo (15 + fcode) zeros se fcode for igual a 1 ou 2. É um caso possível porque o valor de fcode, correspondendo a vop_fcode_forward ou a vop_fcode_backward, é um número inteiro de 3-bit tomando valores entre 1 e 7, sendo o valor de zero proibido, e os referidos valores dependem da amplitude de vetor de movimento.
Como consequência, o comprimento da palavra de ressincronização tem de ser aumentado e deve conter pelo menos 17 zeros sucessivos. A palavra de ressincronização resync_marcador de acordo com a invenção é uma sequência binária de pelo menos 16 zeros seguido de um one' 0 0000 0000 0000 0001'. Para um I-VOP ou um VOP onde o formado_de_camada_de_objecto_de_video tem o valor o "apenas_binário", o resync_marcador é de 16 zeros seguido por um. O comprimento deste resync_marcador é dependente do valor de vop_f code_f orward, para um P-VOP, e do maior valor de qualquer vop_fcode_forward e vop_fcode_backward para um B-VOP. Em uma forma de realização preferida, a relação entre o comprimento do resync_marcador e o fcode apropriado é dada por 16 + fcode para um P-VOP e 16 + n + fcode para um B_V0P. O resync_marcador é (15 + código) zeros seguido de um para um P_VOP e (15 + n + fcode) zeros seguido de um para um B_VOP, onde n é um inteiro estritamente superior a 0. Ele só está presente quando o sinalizador resync_marcador_desactivado está definido para '0'. Um resync_marcador só deve ser localizado imediatamente antes de um macro-bloco e estar alinhado com um byte. A Fig. 2 é um fluxograma que ilustra um método de ressincronização de acordo com a invenção. Durante uma etapa de descodificação (DEC) um sinal de dados de video compactado (CS) é recebido e é fornecido um sinal de saida (OS). O sinal de saida é analisado durante uma etapa de análise de erros (ERR) . Quando um erro é detectado no sinal compactado de 9 dados de vídeo, como, por exemplo, uma palavra VLC ilegal ou um erro de semântica, uma etapa de detecção (DET) procura uma palavra de ressincronização do sinal compactado de dados de vídeo. A referida palavra de ressincronização depende do tipo de VOP e compreende: - 16 zeros seguido de um para um I-VOP, - (15 + fcode) zeros seguido de um para um P-VOP, - (15 + n + fcode) zeros seguido de um para um B-VOP, onde n é um inteiro estritamente superior a 0.
Finalmente, quando uma palavra de ressincronização é detectada, um passo de sincronização (SYNC) permite que o processo de descodificação seja reiniciado a partir da informação de cabeçalho que se segue à palavra de ressincronização. 0 número de macro-bloco (NUM) fornece a ressincronização espacial enquanto que o parâmetro de quantização (Q) permite que o processo de descodificação diferencial seja sincronizado de novo.
Em uma primeira forma de realização da invenção, uma palavra CBPB VLC contendo 6 zeros consecutivos não é uma combinação possível, porque esta palavra VLC, que corresponderia a 6 blocos não codificados, então compreenderia uma palavra MODB VLC igual a 1 ou 01 (sem dados CBPB) . Neste caso, a palavra CBPB VLC mais desfavorável é '100000' e um valor de n igual a 1 que corresponde a uma palavra de ressincronização (16 + fcode) zeros seguida de um, é suficiente para evitar qualquer ambiguidade entre a referida palavra de ressincronização e as palavras VLC conhecidas.
Em uma segunda forma de realização da invenção, uma palavra 10 MODB VLC igual a 00 associada com uma palavra CBPB VLC contendo 6 zeros consecutivos está prevista, porque essa combinação de palavras VLC é permitida pelo padrão MPEG-4. Consequentemente, o valor de n é 2 correspondente a uma palavra de ressincronização (17 + fcode) zeros seguido de um, o que impede qualquer ambiguidade no caso de uma combinação de palavras VLC compreendendo um conjunto de 17 zeros consecutivos seguido por um: 6 zeros correspondentes à palavra CBPB VLC, 1 zero correspondente à palavra DBQUANT VLC e 10 zeros correspondentes ao vector de movimento da palavra VLC.
Um método de ressincronização, como o descrito na Fig. 2 é implementado num circuito integrado para ser integrado, por exemplo, num descodificador de vídeo. O descodificador de vídeo está adaptado para receber um sinal de dados de vídeo de entrada compactados, e compreende um detector para detectar a palavra de ressincronização na entrada de sinal de vídeo de dados compactado e um sincronizador para ressincronizar a descodificação da entrada de sinal de vídeo comprimido de dados a partir da detecção da palavra de ressincronização. A presente invenção também se aplica a um método de inserção, em um sinal de dados de vídeo compactado, de uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos, por exemplo (15 + n + fcode) zeros na forma de realização preferida, seguida por uma outra para dados de vídeo correspondente a um B-VOP. Tal método de inserção é implementado em um circuito integrado para ser integrado, por exemplo, num codificador de vídeo. 11 0 codificador de video correspondente está adaptado para fornecer um sinal de saída de dados de vídeo compactado e inclui meios para inserir a palavra de ressincronização na saída do sinal de dados de vídeo comprimido.
Além disso, o sinal fornecido por um tal codificador de vídeo ou recebido por um tal descodificador de vídeo é reconhecível pois contém uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos, por exemplo (15 + n + fcode) zeros na forma de realização preferida, seguida por uma outra para dados de vídeo correspondente a um B-VOP. É óbvio que o uso do verbo "compreender" e a sua conjugação não exclui a presença de quaisquer outras medidas ou elementos que não os definidos em qualquer uma das reivindicações. A palavra "um" ou "uma" precedendo um elemento ou etapa não exclui a presença de uma pluralidade de tais elementos ou etapas. 16-12-2011 12
Claims (7)
- REIVINDICAÇÕES 1. Um método de ressincronização de um sinal de dados de vídeo compactados de padrão MPEG-4, Parte 2, recebido por um descodificador, que compreende uma etapa de detecção de uma palavra de ressincronização do sinal de dados de vídeo compactado e uma etapa de sincronização de uma descodificação do sinal compactado de dados de video a partir da detecção da palavra de ressincronização, caracterizada por a etapa de detecção se encontrar adaptada para detectar uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos seguidos por um para os dados de vídeo correspondentes a um plano de objecto de vídeo codificado bidireccionalmente preditivo.
- 2. Um descodificador de vídeo para receber um sinal de dados de vídeo compactados de padrão MPEG-4, Parte 2, compreendendo um detector para detectar uma palavra de ressincronização do sinal compactado de dados de vídeo e um sincronizador para ressincronizar uma descodificação do sinal comprimido de dados de vídeo a partir da detecção da palavra de ressincronização, caracterizado por o referido detector se encontrar adaptado para detectar uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos seguidos por um para os dados de video correspondentes a um plano de objecto de vídeo codificado bidireccionalmente preditivo.
- 3. Um método de inserção de uma palavra em uma ressincronização num sinal de dados de vídeo compactado fornecido por um codificador, caracterizado por o referido método se encontrar adaptado para inserir uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos seguidos por um para os dados de vídeo 1 correspondentes a um plano de objecto de vídeo codificado bidireccionalmente preditivo.
- 4. Um codificador de vídeo para fornecer um sinal de dados de vídeo compactados de padrão MPEG-4, Parte 2, e incluindo meios para a inserção de uma palavra de ressincronização para o sinal compactado de dados de vídeo, caracterizado por os referidos meios para a inserção se encontrarem adaptados para inserir uma palavra de ressincronização que compreende pelo menos 17 zeros sucessivos seguidos por um para os dados de vídeo correspondentes a um plano de objecto de vídeo codificado bidireccionalmente preditivo.
- 5. Um sinal de dados de vídeo compactados de padrão MPEG-4, Parte 2 compreendendo uma palavra de ressincronização, caracterizado por a palavra de ressincronização compreender pelo menos 17 zeros sucessivos seguidos por um para os dados de vídeo correspondentes a um plano de objecto de vídeo codificado bidireccionalmente preditivo.
- 6. Um produto de programa de computador para um descodificador de vídeo que compreende um conjunto de instruções que, quando carregado no descodificador, faz com que o descodificador realize o método, de acordo com o reivindicado na reivindicação 1.
- 7. Um produto de programa de computador para um codificador de vídeo que compreende um conjunto de instruções que, quando carregado no codificador, faz com que o codificador realize o método, de acordo com o reivindicado na reivindicação 3. 16-12-2011 2
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00400604 | 2000-03-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
PT1181829E true PT1181829E (pt) | 2012-01-05 |
Family
ID=8173583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PT01907562T PT1181829E (pt) | 2000-03-07 | 2001-02-23 | Método de ressincronização para descodificação de vídeo |
Country Status (13)
Country | Link |
---|---|
US (1) | US6959046B2 (pt) |
EP (1) | EP1181829B1 (pt) |
JP (2) | JP5172062B2 (pt) |
KR (1) | KR100786548B1 (pt) |
CN (1) | CN1185877C (pt) |
AT (1) | ATE532340T1 (pt) |
CY (1) | CY1113794T1 (pt) |
DK (1) | DK1181829T3 (pt) |
ES (1) | ES2376650T3 (pt) |
PL (1) | PL220816B1 (pt) |
PT (1) | PT1181829E (pt) |
RU (1) | RU2268554C2 (pt) |
WO (1) | WO2001067777A1 (pt) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2268554C2 (ru) * | 2000-03-07 | 2006-01-20 | Конинклейке Филипс Электроникс Н.В. | Способ ресинхронизации для декодирования видеосигнала |
US7133455B2 (en) * | 2000-12-29 | 2006-11-07 | Intel Corporation | Providing error resilience and concealment for video data |
US7242714B2 (en) * | 2002-10-30 | 2007-07-10 | Koninklijke Philips Electronics N.V. | Cyclic resynchronization marker for error tolerate video coding |
US8670437B2 (en) | 2005-09-27 | 2014-03-11 | Qualcomm Incorporated | Methods and apparatus for service acquisition |
US8229983B2 (en) | 2005-09-27 | 2012-07-24 | Qualcomm Incorporated | Channel switch frame |
JP5378227B2 (ja) | 2006-11-14 | 2013-12-25 | クゥアルコム・インコーポレイテッド | チャネルスイッチングのためのシステムと方法 |
WO2008061211A2 (en) | 2006-11-15 | 2008-05-22 | Qualcomm Incorporated | Systems and methods for applications using channel switch frames |
SE531398C2 (sv) * | 2007-02-16 | 2009-03-24 | Scalado Ab | Generering av en dataström och identifiering av positioner inuti en dataström |
US9313513B2 (en) * | 2009-06-10 | 2016-04-12 | Texas Instruments Incorporated | Detection of resynchronization markers when decoding an MPEG-4 bitstream |
KR101102445B1 (ko) * | 2011-06-15 | 2012-01-05 | 유한회사 숲으로 | 폐 아스콘 믹싱 플랜트 및 폐 아스콘 혼합/배출 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2145363C (en) * | 1994-03-24 | 1999-07-13 | Anthony Mark Jones | Ram interface |
US6415398B1 (en) * | 1995-09-29 | 2002-07-02 | Kabushiki Kaisha Toshiba | Coding system and decoding system |
JPH1174868A (ja) * | 1996-09-02 | 1999-03-16 | Toshiba Corp | 情報伝送方法およびその方法が適用される情報伝送システムにおける符号化装置/復号化装置、並びに符号化・多重化装置/復号化・逆多重化装置 |
EP0861001B1 (en) * | 1997-02-07 | 2012-05-23 | Texas Instruments Incorporated | Error resilient video encoding |
EP0960531B1 (en) * | 1997-02-14 | 2002-05-22 | AT&T Corp. | Video objects coded by keyregions |
JP2914448B2 (ja) * | 1997-06-25 | 1999-06-28 | 日本電信電話株式会社 | 動きベクトル予測符号化方法および動きベクトル復号方法、予測符号化装置および復号装置、並びに、動きベクトルの予測符号化プログラムおよび復号プログラムを記録した記録媒体 |
JPH11220735A (ja) * | 1997-10-23 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 画像符号化方法および画像復号化方法 |
JP3307879B2 (ja) * | 1998-07-17 | 2002-07-24 | 三菱電機株式会社 | データ復号装置及びデータ復号方法 |
US6754277B1 (en) * | 1998-10-06 | 2004-06-22 | Texas Instruments Incorporated | Error protection for compressed video |
KR100363162B1 (ko) * | 1998-11-02 | 2003-01-24 | 삼성전자 주식회사 | 영상신호의전송/복원방법및장치 |
US6421386B1 (en) * | 1999-12-29 | 2002-07-16 | Hyundai Electronics Industries Co., Ltd. | Method for coding digital moving video including gray scale shape information |
US6552673B2 (en) * | 2000-02-25 | 2003-04-22 | Texas Instruments Incorporated | Efficient table access for reversible variable length code decoding using a hash function |
RU2268554C2 (ru) * | 2000-03-07 | 2006-01-20 | Конинклейке Филипс Электроникс Н.В. | Способ ресинхронизации для декодирования видеосигнала |
US6778610B2 (en) * | 2001-03-02 | 2004-08-17 | Redrock Semiconductor, Ltd. | Simultaneous search for different resync-marker patterns to recover from corrupted MPEG-4 bitstreams |
-
2001
- 2001-02-23 RU RU2001133007/09A patent/RU2268554C2/ru active
- 2001-02-23 PT PT01907562T patent/PT1181829E/pt unknown
- 2001-02-23 JP JP2001565670A patent/JP5172062B2/ja not_active Expired - Lifetime
- 2001-02-23 AT AT01907562T patent/ATE532340T1/de active
- 2001-02-23 PL PL350629A patent/PL220816B1/pl unknown
- 2001-02-23 WO PCT/EP2001/002138 patent/WO2001067777A1/en active Application Filing
- 2001-02-23 EP EP01907562A patent/EP1181829B1/en not_active Expired - Lifetime
- 2001-02-23 CN CNB018004393A patent/CN1185877C/zh not_active Expired - Lifetime
- 2001-02-23 ES ES01907562T patent/ES2376650T3/es not_active Expired - Lifetime
- 2001-02-23 DK DK01907562.1T patent/DK1181829T3/da active
- 2001-02-23 KR KR1020017014224A patent/KR100786548B1/ko active IP Right Grant
- 2001-02-28 US US09/795,614 patent/US6959046B2/en not_active Expired - Lifetime
-
2011
- 2011-09-26 JP JP2011208713A patent/JP2012034398A/ja active Pending
-
2012
- 2012-01-17 CY CY20121100052T patent/CY1113794T1/el unknown
Also Published As
Publication number | Publication date |
---|---|
CN1185877C (zh) | 2005-01-19 |
RU2268554C2 (ru) | 2006-01-20 |
WO2001067777A1 (en) | 2001-09-13 |
US6959046B2 (en) | 2005-10-25 |
US20020009152A1 (en) | 2002-01-24 |
JP2004500773A (ja) | 2004-01-08 |
EP1181829A1 (en) | 2002-02-27 |
CN1364388A (zh) | 2002-08-14 |
PL350629A1 (en) | 2003-01-27 |
JP5172062B2 (ja) | 2013-03-27 |
PL220816B1 (pl) | 2016-01-29 |
CY1113794T1 (el) | 2016-07-27 |
EP1181829B1 (en) | 2011-11-02 |
ATE532340T1 (de) | 2011-11-15 |
KR20020001868A (ko) | 2002-01-09 |
JP2012034398A (ja) | 2012-02-16 |
DK1181829T3 (da) | 2012-01-16 |
KR100786548B1 (ko) | 2007-12-21 |
ES2376650T3 (es) | 2012-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5394528B2 (ja) | 開始符号エミュレーションの防止およびデータ充填のための方法およびシステム | |
JP2012034398A (ja) | ビデオを復号する再同期方法 | |
US6857100B2 (en) | Coding system and decoding system | |
CA2249540C (en) | Coding system and decoding system | |
US7839925B2 (en) | Apparatus for receiving packet stream | |
KR20100027136A (ko) | 일정한 비트 속도를 지닌 스트림의 전송 시스템 및 방법 | |
US6879635B2 (en) | Method of decoding time information of video image | |
US20050180509A1 (en) | Robust signal coding | |
MXPA01011409A (en) | Resynchronization method for decoding video | |
KR0177314B1 (ko) | 엠펙시스템에서의 전송패킷 보호장치 | |
KR19980026747A (ko) | MPEG-2 운송비트열 재다중화기의 PCR 수정장치(PCR corrector of MPEG-2 transport stream remultiplexer) | |
KR0181083B1 (ko) | 엠펙 시스템의 피시알 부호화장치 | |
KR0181080B1 (ko) | 엠펙 시스템의 이에스씨알 부호화장치 | |
TWI520615B (zh) | 解碼裝置及其解碼方法 | |
KR20040075956A (ko) | 시작 코드 에뮬레이션 방지 및 데이터 스터핑 방법 및시스템 | |
Juan | Erroneous Mpeg Packet Synchronization In Fec Decoder Of The Mcns/scte/ltu-t J. 83 Annex B Standard |