PL97582B2 - - Google Patents

Description

Przedmiotem wynalazku jest sposób przetwarzania napiecia na czestotliwosc oraz rewersyjny przetwornik napiecia na czestotliwosc, majacy zastosowanie do pomiaru masy na automatycznych wagach przenosnikowych i dozownikach. Przetwornik moze równiez sluzyc jako indykator zera w systemach automatyki.

Stan techniki. Znany sposób przetwarzania napiecia na czestotliwosc, polega na calkowaniu sygnalu wejsciowego w integratorze. Na wejscie integratora w odstepach czasu, okreslonego przez osiagniecie pewnego poziomu napiecia wyjsciowego integratora, wprowadza sie jednoczesnie z sygnalem wejsciowym, sygnal wzor¬ cowy o okreslonym czasie trwania. Sygnalem wzorcowym rozladowuje sie kondensator integratora scisle okres¬ lona wartoscia ladunku. Czestotliwosc powtarzania rozladowywania kondensatora integratora jest proporcjona¬ lna do calki z sygnalu wejsciowego. Niedogodnoscia opisanego sposobu jest dlugi czas otrzymywania wyniku.

Czas ten jest m-krotnie wiekszy od czasu trwania impulsu wzorcowego, gdzie m jest maksymalna liczba kwantów na jakie podzielona jest maksymalna wartosc sygnalu wejsciowego.

Inny znany sposób przetwarzania napiecia na czas, po zaadaptowaniu celem otrzymania przetwornika napiecia, polega na tym, ze w pierwszej fazie cyklu pomiarowego sygnal wejsciowy calkuje sie przez zadany z góry okres czasu. W drugiej fazie integrator rozladowuje sie wielkoscia, okreslona tylko przez sygnal wzor¬ cowy, do momentu osiagniecia przez napiecie wyjsciowe integratora poziomu, równego napieciu jakie bylo w momencie rozpoczecia cyklu pomiarowego. Przy stalej czestotliwosci inicjowania cyklu pomiarowego stosu¬ nek czasu trwania drugiej fazy cyklu pomiarowego do czasu repetycji cyklu pomiarowego jest proporcjonalny do sredniej wartosci sygnalu wejsciowego, za okres czasu równy czasowi trwania pierwszej fazy. Przy pojawieniu sie na wyjsciu ukladu impulsów z generatora, w okresie trwania drugiej fazy cyklu pomiarowego, ilosc w ich cyklu przetwarzania jest proporcjonalna do wartosci sygnalu wejsciowego. Niedogodnoscia opisanego sposobu jest otrzymywanie wyniku na podstawie calki z napiecia wejsciowego, realizowanej tylko w pierwszych fazach cyklów pomiarowych.

Znany przetwornik napiecia na czestotliwosc, przetwarzajacy dowolna polaryzacje sygnalu wejsciowego, ma integrator, którego wejscie odwracajace jest polaczone poprzez rezystor z wejsciem przetwornika. Wyjscie integratora jest polaczone z dwoma komparatorami, których wyjscia sa polaczone z ukladem sterowania. Wyj-2 97 582 scia ukladu sterowania sa sprzezone z dwoma niezaleznymi kluczami, których jedne zaciski sa polaczone z dwo¬ ma wzorcowymi zródlami napiecia. Drugie zaciski kluczy sa polaczone poprzez rezystory z odwracajacym wejsciem integratora. (A. Sowinski — Cyfrowa technika pomiarowa, Warszawa 1975 r — rozdzial 7).

Istota wynalazku. Istota wynalazku polega na opracowaniu sposobu, w którym w pierwszej fazie okres pomiarowego calkuje sie sume sygnalów wejsciowego i wzorcowego o dowolnej polaryzacji. W drugiej fazie tego okresu calkuje sie sume sygnalów wejsciowego i wzorcowego o przeciwnej polaryzacji, w stosunku do sygnalu wzorcowego stosowanego w pierwszej fazie. Przez okres czasów trwania pierwszej i drugiej fazy cyklu pomiaro¬ wego, wprowadza sie na wyjscie przetwornika impulsy, z generatora impulsów, równolegle z sygnalem okreslaja¬ cym znak róznicy czasów trwania faz pomiarowych.

Rewersyjny przetwornik napiecia na czestotliwosc ma jedno wyjscie uniwibratora glównego polaczone z ukladem sterowania i z jednym z wejsc pierwszego elementu logicznego. Drugie wyjscie tego uniwibratora jest polaczone z wejsciem uniwibratora pomocniczego oraz z jednym z wejsc drugiego elementu logicznego. Jedno wyjscie uniwibratora pomocniczego jest polaczone z kolejnym wejsciem pierwszego elementu logicznego a drugie jego wyjscie jest polaczone z kolejnym wejsciem drugiego elementu logicznego. Wejscia zegarowe uniwibratorów i elementów logicznych sa polaczone z generatorem impulsów. Wejscie nieodwracajace integratora jest polaczone z glównym stykiem tranzystorowego klucza, sprzegnietego z wyjsciem ukladu sterowania. Styki alternatywne tego klucza sa polaczone kazdy z osobnym referencyjnym zródlem napiecia o przeciwnej polaryzacji.

Zaleta sposobu przetwarzania i przetwornika napiecia na czestotliwosc wedlug wynalazku, jest wielokrotne skrócenie czasu trwania cyklu pomiarowego oraz skrócenie kilkakrotne wartosci czasu trwania pierwszej fazy cyklu pomiarowego. Ponadto dzieki przylaczeniu zacisku glównego klucza na wejscie nieodwracajace integratora nie pojawiaja sie bledy, wynikajace ze skonczonej rezystacnji zródla "badanego i przewodów doprowadzajacych. • Objasnienia rysunku. Przedmiot wynalazku jest uwidoczniony w przykladowym wykonaniu na rysunku, który przedstawia schemat blokowy przetwornika., Przyklad wykonania. Przetwornik zawiera integrator 1, którego wejscie odwracajace jest polaczone z wej¬ sciem przetwornika We, a wejscie nieodwracajace jest polaczone z zaciskiem glównym tranzystorowego klucza dwupolozeniowego 2. Wyjscie integratora 1 jest polaczone z komparatorem 3, którego wyjscie jest polaczone z wejsciem wyzwalajacym glównego uniwibratora 4, zbudowanego w postaci licznika impulsów. Jedno wyjscie uniwibratora 4 jest polaczone z jednym z wejsc pierwszego elementu logicznego 5, oraz z wejsciem ukladu sterujacego 6. Drugie wyjscie uniwibratora glównego 4 jest polaczone z jednym z wejsc drugiego elementu logicznego 7 oraz z wejsciem wyzwalajacym pomocniczego uniwibratora 8, zbudowanego w postaci licznika impulsów. Jedno wejscie uniwibratora pomocn.'czego 8 jest polaczone z kolejnym wejsciem pierwszego elementu logicznego 5, a drugie wyjscie uniwibratora 8 laczy sie z kolejnym wejsciem drugiego elementu logicznego 7, * Wejscia zegarowe uniwibratorów 4 i 8 oraz elementów logicznych 5 i 7 sa polaczone z generatorem impulsów 9. < Wyjscia elementów logicznych 5 i 7 stanowia dwa wyjscia przetwornika. Wyjscie ukladu sterujacego 6 jest sprzezone z kluczem dwupolozeniowym 2, Styki alternatywne klucza 2 sa polaczone kazdy z osobnym referen¬ cyjnym zródlem napiecia 10 i 11 o przeciwnej polaryzacji.

Dzialanie rewersyjnego przetwornika napiecia na czestotliwosc, wedlug wynalazku, polega na calkowaniu sygnalów pochodzacych od zródla badanego i od jednego ze zródel referencyjnych 10. Cykl pomiarowy prztwo- rnika sklada sie z dwóch faz. Poczatek pierwszej fazy, bedacy zarazem koncem drugiej fazy, jest wyznaczony momentem zrównania sie napiecia wyjsciowego z napieciem odniesienia komparatora 3. Sygnal z komparatora 3 podaje sie na wejscie wyzwalajace uniwibratora glównego 4, który z kolei oddzialywuje sygnalem wyjsciowym na uklad sterowania 6, zmieniajacy polozenie klucza 2. Sygnal z uniwibratora glównego 4 podaje sie równiez do uniwibratora pomocniczego 8. Wspólpraca obu uniwibratorów 4 i 8 realizuje wyznaczenie róznicy czasów trwa¬ nia obu faz cyklu pomiarowego z jednoczesnym uwzglednieniem znaku róznicy przypisanego do kazdego z wyjsc.

Dla jednakowych czasów trwania faz w wyniku szeregowego wyzwalania obu multiwibratorów 4 i 8, nie za¬ chodzi sytuacja, w której oba wyjscia zanegowane lub niezanegowane mialyby jednoczesnie wysokie potencjaly- W przypadku krótszego czasu trwania drugiej fazy cyklu pomiarowego, wyjscia niezanegowane beda mialy jedno¬ czesnie wysokie poziomy przez czas równy róznicy czasów trwania obu faz.

Dla sytuacji, w której czas trwania drugiej fazy jest dluzszy niz pierwszej, przez okres czasu równy róznicy czasów trwania tych faz na wyjsciach zanegowanych jednoczesnie pojawia sie wysoki poziom napiecia, otwiera¬ jacy element logiczny 5 dla impulsów przechodzacych z generatora 9. Zmiana polozenia klucza 2 powoduje zmiane kierunku ladowania kondensatora integratora 1, co sie osiaga przy zalozeniu ze maksymalna wartosc sygnalu wejsciowego nie przekracza wartosci napiecia zródla wzorcowego 10. Po czasie okreslonym przepelnie¬ niem sie licznika w uniwibratorze glównym 4, nastepuje powrót klucza 2 do polozenia pierwotnego z jedno¬ czesnym przeslaniem impulsu, do uniwibratora pomocniczego 8, okreslajacym koniec pierwszej fazy przetwarza¬ nia i poczatek drugiej fazy. W tej pozycji klucza napiecie wyjsciowe integratora 1 zmierza do wartosci poczatko-97 582 3 wej i moment zrównania sie tego napiecia z napieciem odniesienia komparatora 3, wyznacza koniec drugiej fazy pomiarowej, który jest jednoczesnie poczatkiem pierwszej fazy nastepnego cyklu pomiarowego* Dla osiagniecia krótkiego czasu przetwarzania, mniejszego od czterokrotnej wartosci czasu trwania pier¬ wszego cyklu pomiarowego, maksymalna wartosc napiecia wejsciowego nie powinna przekroczyc polowy war¬ tosci napiecia zródla wzorcowego 10.

Claims (2)

Zastrzezenia patentowe

1. Sposób przetwarzania napiecia na czestotliwosc, polegajacy na calkowaniu sygnalu wejsciowego i wzor¬ cowego w integratorze, którego cykl pomiarowy sklada sie z dwóch faz, a jego poczatek i koniec wyznacza sie przez moment zrównania napiecia wyjsciowego integratora ze stalym poziomem napiecia odniesienia, przy czym czas trwania pierwszej fazy okresu pomiarowego okresla sie z góry zalozonym czasem lub momentem osiagniecia przez napiecie integratora okreslonego poziomu, znamienny tym, ze w pierwszej fazie okresu pomiarow¬ ego calkuje sie sume sygnalów wejsciowego i wzorcowego o dowolnej polaryzacji a w drugiej fazie tego okresu calkuje sie sume sygnalów wejsciowego i wzorcowego o przeciwnej polaryzacji, w stosunku do sygnalu wzor¬ cowego sterowanego w pierwszej fazie, ponadto przez okres czasu, równym róznicy czasów trwania pierwszej i drugiej fazy cyklu pomiarowego, wprowadza sie na wyjscie przetwornika impulsy z generatora impulsów, równolegle z sygnalem okreslajacym znak róznicy czasów trwania faz pomiarowych.

2. Rewersyjny przetwornik napiecia na czestotliwosc, zawierajacy integrator, którego wejscie odwracajace jest polaczone poprzez komparator z wejsciem wyzwalajacym uniwibratora, znamienny tym, ze jedno wyjscie uniwibratora glównego (4) jest polaczone z ukladem sterowania (6) i z jednym z wejsc pierwszego elementu logicznego (5), natomiast drugie wyjscie tego uniwibratora (4) jest polaczone z wejsciem wyzwalajacym pomocniczego uniwibratora (8) oraz z jednym z wejsc drugiego elementu logicznego (7), przy czym jedno wyjscia uniwibratora pomocniczego (8) jest polaczone z kolejnym wejsciem pierwszego elementu logicznego (5), a drugie wyjscie tego uniwibratora (8) jest polaczone z kolejnym wejsciem drugiego elementu logicznego (7), ponadto wejscia zegarowe uniwibratorów (4, 8) oraz elementów logicznych (5, 7) sa polaczone z generatorem impulsów (9), poza tym wejscie nieodwracajace integratora (1) jest polaczone z glównym stykiem tranzystorowego klucza (2), sprzegnietego z wyjsciem ukladu sterowania (7), zas styki alternatywne klucza (2) sa polaczone, kazdy z osobnym referencyjnym zródlem napiecia (10, 11) o przeciwnej polaryzacji.