PL97526B2 - - Google Patents

Description

Przedmiotem wynalazku jest sposób polaryzacji tranzystorów i uklad polaryzacji tranzystorów stosowany zwlaszcza przy zdejmowaniu charakterystyk statycznych oraz w pomiarach parametrów dynamicznych tranzystorów.

Znany sposób polaryzacji tranzystorów polega na wymuszaniu pradu w obwodzie wyjsciowym tranzystora przez zródlo pradowe oraz na polaryzacji obwodu wejsciowego tranzystora ze zródla napieciowego badz pradowego. « Znany jest uklad polaryzacji tranzystorów, których wspólna elektroda dla wejscia i wyjscia tranzystora jest polaczona z masa, zawierajace zródlo napieciowe polaryzujace obwód wejsciowy tranzystora, jednym zaciskiem polaczone z masa, zas drugim zaciskiem polaczone z elektroda wejsciowa tranzystora. Ponadto uklad taki zawiera zródlo pradowe wymuszajace prad w obwodzie wyjsciowym tranzystora polaczone jednym zaciskiem z masa zas drugim zaciskiem polaczone z zaciskiem wyjsciowym tranzystora. Wada tego sposobu jest to, ze przy danej polaryzacji obwodu wejsciowego tranzystora, napiecie na zaciskach wyjsciowych tranzystora zmienia sie przy zmianie pradu w obwodzie wyjsciowym tranzystora.

Celem wynalazku jest sposób i uklad polaryzacji tranzystorów, za pomoca którego mozna niezaleznie od siebie regulowac, prad w obwodzie wyjsciowym tranzystora i napiecie na jego zaciskach wyjsciowych. Cel ten osiagnieto za pomoca sposobu wedlug wynalazku, który polega na tym, ze napiecie dren-zródlo tranzystora, porównuje sie z napieciem odniesienia, zas róznice napiecia dren-zródlo i napiecie odniesienia wzmacnia sie i wzmocniona róznica polaryzuje sie obwód wejsciowy tranzystora.

Uklad polaryzacji tranzystorów, których wspólna dla wejscia i wyjscia tranzystora elektroda jest polaczona z masa, natomiast zródlo pradowe i zródlo napiecia odniesienia jest polaczone jednym zaciskiem z masa, charakteryzuje sie tym, ze drugi zacisk zródla napiecia odniesienia jest polaczony poprzez rezystor z nieodwracajacym faze wejsciem wzmacniacza operacyjnego. Odwracajace faze wejscie wzmacniacza operacyjnego jest polaczone z masa ukladu.

Natomiast wyjscie wzmacniacza operacyjnego jest polaczone z zaciskiem wejsciowym tranzystora. Ponadto wejscie nieodwracajce faze wzmacniacza operacyjnego jest polaczone poprzez rezystor z zaciskiem wyjsciowym tranzystora i z drugim zaciskiem zródla pradowego.2 97 526 Wariant ukladu polaryzacji charakteryzuje sie tym, ze drugi zacisk zródla napi-cia odniesienia jest polaczony z odwracajacym faze wejsciem wzmacniacza operacyjnego, a wejscie nieodwracajace faze wzmacniacza operacyjnego jest polaczone poprzez rezystor z masa ukladu. Wyjscie wzmacniacza operacyjnego jest polaczone z elektroda wejsciowa tranzystora. Natomiast elektroda wyjsciowa tranzystora jest polaczona przez rezystor z wejsciem nieodwracajacym faze wzmacniacza operacyjnego i z drugim zaciskiem zródla pradowego.

Sposób polaryzacji tranzystorów oraz uklad polaryzacji tranzystorów daje mozliwosc takiej polaryzacji tranzystora, ze prad w obwodzie wyjsciowym tranzystora i napiecie na jego zaciskach wyjsciowych reguluje sie niezaleznie od siebie.

Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 obrazuje schemat ideowy ukladu polaryzacji tranzystora typu MOS, z kanalem typu p, zas fig. 2 obrazuje wariant ukladu polaryzacji tranzystora typu MOS z kanalem typu p. < Na figurze 1, rysunku, obwód dren D — zródlo S tranzystora T typu MOS z kanalem typu p jest zasilany napieciem Uds dren D- zródlo S, tranzystora T z zródla pradowego Lo. Jezeli prad plynacy przez rezystor R1 jest pomijalnie maly, to prad Lp drenu tranzystora T jest równy wydajnosci zródla pradowego LQ. Napiecie Uds tranzystora T jest sumowane na nieodwracajacym faze wejsciu ± wzmacniacza WO operacyjnego z napieciem Ux odniesienia o znaku przeciwnym do znaku napiecia Uds- Suma napiecia UDS dren — D zródlo S i napiecie Ux odniesienia po wzmocnieniu przez wzmacniacz WO operacyjny, steruje tranzystor T w obwodzie bramka G — zródlo S. Napiecie Uqs polaryzujace obwód bramka G — zródlo S jest równe Ugs /Ux- R1 +UDsR2 ~ Au o ^ — R1 + R2 gdzie Auo jest stalopradowym wzmocnieniem napieciowym wzmacniacza; WO operacyjnego z otwarta petla sprzezenia zwrotnego. Zatem jezeli tylko Auo posiada duza wartosc to dla spotykanych w praktyce wartosci napiecia Ugs* napiecie Uds dren D = zródlo S jest równe Uds = ^ * Ux i nie zalezy od wartosci pradu \q drenu tranzystora T. Prad Id drenu jest regulowany przez zmiane wydajnosci zródla pradowego l0: zas napiecie Uds dren D — zródlo S moze byc regulowane przez zmiane wartosci Ux, R1 lub R2.

Na figurze 2 rysunku, obwód dren D — zródlo S tranzystora T typu MOS z kanalem typu p jest zasilany napieciem Uds dren D — zródlo S, tranzystora T z zródla pradowego lQ. Jezeli prad plynacy przez rezystor R1 . jest pomijalnie maly, to prad Id drenu tranzystora T jest równy wydajnosci zródla pradowego lQ. Napiecie Uds dren D —zródlo S tranzystora T po podzieleniu przez dzielnik napiecia zlozony z rezystorów R1 i R2, jest podawane na nieodwracajace faze wejscie + wzmacniacza operacyjnego WO. Na odwracajace faze wejscie tego wzmacniacza jest podawane napiecie Ux odniesienia o znaku zgodnym ze znakiem napiecia Uds- Róznica napiec Uds i Ux po wzmocnieniu przez wzmacniacz WO operacyjny, steruje tranzystor T w obwodzie bramka G — zródlo S. Napiecie Ugs polaryzujace obwód bramka G zródlo S tranzystora jest wiec równe.

R2 f R2 \ UGS = Auo W "^ ^T * U°S " Ux) V R1 +R2 ' gdzie Auo jest stalopradowym wzmocnieniem napieciowym wzmacniacza WO operacyjnego z otwarta petla sprzezenia zwrotnego. Zatem jezeli tylko Auo posiada duza wartosc to dla spotykanych w praktyce wartosci napiecia Uqs» napi-cie Uds dren D- zródlo S jest równe Uds = ^7^' * Ux ' nie zalezy od wartosci pradu l0 drenu tranzystora T. Prad ID drenu jest regulowany przez zmiane wydajnosci zródla pradowego l0/ zas napiecie Uds dren D — zródlo S moze byc regulowane przez zmiane wartosci Ux, R1, lub R2.

Claims (3)

Zastrzezenia patentowe

1. Sposób polaryzacji tranzystorów, w którym prad w obwodzie wyjsciowym tranzystora wymusza sie przez zródlo pradowe, zas obwód wejsciowy tranzystora polaryzuje sie z zródla napieciowego, z n a m i e n n y tym, ze napiecie (Uds) dren (D) — zródlo (S) porównuje sie z napieciem (Ux) odniesienia, zas róznice napiec (Uds) i (Ux) wzmacnia sie i wzmocniona róznica tych napiec polaryzuje sie obwód wejsciowy tranzystora (T).

2. Uklad polaryzacji tranzystorów, których wspólna dla wejscia i wyjscia tranzystora elektroda jest polaczona z masa, zawierajacy zródlo pradowe i zródlo napiecia odniesienia polaczone jednym zaciskiem z masa, znamienny tym, ze drugi zacisk zródla napiecia (Ux) odniesienia jest polaczony przez rezystor (R2) z nieodwracajacym faze wejsciem wzmacniacza (WO) operacyjnego, zas odwracajace faze wejscie wzmacniacza (WO) operacyjnego jest polaczone z masa ukladu, natomiast wyjscie wzmacniacza (WO) operacyjnego jest97526 3 polaczone z zaciskiem wejsciowym tranzystora (T), ponadto wejscie nieodwracajace faze wzmacniacza (WO) operacyjnego jest polaczone poprzez rezystor (R1) z zaciskiem wyjsciowym tranzystora (T) i z drugim zaciskiem zródla pradowego (l0).

3. Uklad polaryzacji tranzystorów, których wspólna dla wejscia i wyjscia tranzystora elektroda jest polaczona z masa zawierajacy zródlo pradowe i zródlo napieciowe polaczone jednym zaciskiem z masa, znamienny tym, ze drugi zacisk zródla napiecia (Ux) odniesienia jest polaczony z odwracajacym faze wejsciem wzmacniacza (WO) operacyjnego, a wejscie nieodwracajace faze wzmacniacza (WO) operacyjnego jest polaczone poprzez rezystor (R2) z masa ukladu, zas wyjscie tego wzmacniacza jest polaczone z zaciskiem wejsciowym tranzystora (T), natomiast zacisk wyjsciowy tranzystora (T) jest polaczony przez rezystor (R1) z wejsciem nieodwracajacym faze wzmacniacza operacyjnego (WO) i z drugim zaciskiem zródla pradowego (lQ). . R1 R2 y tln wo ;> iGU ycs sf- y 'DS ® > figi fig. 2 y l >