PL96208B1 - Modulator czestotliwosci - Google Patents
Modulator czestotliwosci Download PDFInfo
- Publication number
- PL96208B1 PL96208B1 PL18081175A PL18081175A PL96208B1 PL 96208 B1 PL96208 B1 PL 96208B1 PL 18081175 A PL18081175 A PL 18081175A PL 18081175 A PL18081175 A PL 18081175A PL 96208 B1 PL96208 B1 PL 96208B1
- Authority
- PL
- Poland
- Prior art keywords
- input
- univibrator
- frequency
- circuit
- output
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Przedmiotem wynalazku jest modulator czestotliwosci, znajdujacyzastosowanie zwlaszcza w urzadzeniach transmisji danych, pracujacych z modulacja czestotliwosci.Znane sa z publikacji B,D. Rakovich, S Tesic ,,Voltageto-frequency conversion", Electronic Engineereing, December 1967, z publikacji K.C Smith, A. Sendra „Simple wideband linear voltage-to-frequency converter", Elekctronic Engineering, March 1968 oraz z publikacji W. Lewandowski „Asynchroniczne binarne modulatory czestotliwosci", Wiadomosci Telekomunikacyjne Nr 10, 11, 1972 r. modulatory multiwibracyjne, zawierajace pare tranzystorów pracujacych w ukladzie przerzutnikowym, przy czym czestotliwosc generowanych impulsów jest ciagla funkcja potencjalu sterujacego. Stalosc czestotliwosci znamiennych generowanych impulsów multiwibratorowego modulatora zbudowanego na tranzystorach, zalezy od temperatury otoczenia oraz od stalosci potencjalów sterujacych modulator, przyporzadkowanych czestotliwosciom znamiennym. Zmniejszenie podatnosci ukladu na wplyw temperatury i na zmiany potencjalu sterujacego prowadzi zwykle do zlozonosci i nietechnologicznosci modulatora, wiaze sie bowiem z koniecznoscia stosowania dodatkowych tranzystorowych zródel pradowych, zródel napieciowych w postaci diod Zenera oraz diod do kompensacji termicznej tranzysto¬ rów.Celem wynalazku jest opracowanie ukladu pozbawionego wyzej wymienionych wad.Istota wynalazku polega na zastosowaniu dwu uniwibratorów polaczonych w ukladzie generacji czestotli¬ wosci, przy czym z wejsciem pierwszym pierwszego uniwibratora polaczony jest uklad opóznienia czasowego a z wejsciem drugim drugiego uniwibratora jest polaczone wyjscie pierwszego ukladu kluczujacego, którego wejscie jest polaczone z wejsciem drugiego identycznego ukladu kluczowania. Wyjscia dwu ukladów kluczowa¬ nia sa polaczone z wejsciem sterujacym modulatora, a wyjscie drugiego ukladu kluczowania jest polaczone z drugim wejsciem pierwszego uniwibratora ukladu generacji impulsów.Przedmiot wynalazku zostanie omówiony w przykladzie wykonania uwidocznionym na rysunku, na którym fig. 1 przedstawia uklad modulatora w postaci schematu blokowego, zas fig. 2 przedstawia przyklad ukladu w postaci schematu ideowego.Modulator czestotliwosci wedlug wynalazku zawiera dwa sprzezone uniwibratory D i E wykonane na2 96 208 obwodach scalonych polaczone w ukladzie generacyjnym, przy czyni pierwsze wejscie uniwibratora D sterowane jest z wyjscia ukladu opóznienia czasowego A, w celu uniemozliwienia oddzialywania stanów nieustalonych wystepujacych przy wlaczaniu zasilania, które moglyby uniemozliwiac jego wzbudzanie sie. Uklad opóznienia czasowego A jest rozwiazany w ukladzie klucza pradowego na tranzystorze Ti V' , w którego obwód bazy wlaczony jest kondensator Ci i rezystor Ri ustalajacy stala czasowa opóznienia. Skokowa zmiana napiecia na wejsciu WEi wywoluje wykladnicza zmiane napiecia, której wartosc na wyjsciu ukladu opóznienia A ustala sie po zniknieciu stanu nieustalonego. Modulator czestotliwosci sterowany jest binarnie na wejsciu WE2 „przy czym zachodzi jednoczesne sterowanie ukladami kluczujacymi B i C na tranzystorze T3 i na tranzystorze T2 .Poniewaz drugie wejscie uniwibratora D polaczone jest z wyjsciem ukladu kluczujacego B i analogicznie drugie wejscie uniwibratora E polaczone jest z wyjsciem ukladu kluczujaego C, a uklady kluczujace stanowia rezystancje * skladowe stplych czasowych uniwibratorów D i E, zachodzi binarna zmiana wartosci czestotliwosci znamiennych modulatora pod wplywem binarnych zmian sygnalu modulacyjnego.Uniwibratorowy modulator czestotliwosci jest odporny na wplyw temperatury otoczenia, bowiem stalosc jego czestotliwosci okreslona jest glównie staloscia temperaturowa stalych czasowych oraz technologia wykonania obwodów scalonych. PL
Claims (1)
1. Zastrzezenie patentowe - Modulator czestotliwosci, zwierajacy dwa sprzezone uniwibratory w ukladzie generacyjnym, znamienny tym, ze zawiera uklad opóznienia czasowego (A) polaczony z pierwszym wejsciem uniwibra¬ tora (D) ukladu generacji impulsów o czestotliwosci znamiennej, a drugie wejscie uniwibratora (D) jest polaczone z wyjsciem ukladu kluczujacego (B), którego wejscie jest polaczone z wejsciem drugiego korzystnie identycznego ukladu kluczowania (C), przy czym wejscia obu ukladów kluczowania sa polaczone z wejsciem sterujacym modulator a wyjscie ukladu kluczujacego (C) jest polaczone z drugim wejsciem uniwibratora (E) ukladu generacji impulsów o czestotliwosci znamiennej. I o- H£z %z) HY 1 IZf t T Fig i hol Prac. Poligraf. UP PRL naklad 120+ 18 Cena 45 zl PL
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18081175A PL96208B1 (pl) | 1975-05-31 | 1975-05-31 | Modulator czestotliwosci |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL18081175A PL96208B1 (pl) | 1975-05-31 | 1975-05-31 | Modulator czestotliwosci |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL96208B1 true PL96208B1 (pl) | 1977-12-31 |
Family
ID=19972311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL18081175A PL96208B1 (pl) | 1975-05-31 | 1975-05-31 | Modulator czestotliwosci |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL96208B1 (pl) |
-
1975
- 1975-05-31 PL PL18081175A patent/PL96208B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870008315A (ko) | 시프트레지스터를 사용한 메모리장치 | |
| US4083020A (en) | Voltage controlled oscillator | |
| KR890010903A (ko) | 고집적도 메모리용 모드 선택회로 | |
| US3914711A (en) | Gated oscillator having constant average d.c. output voltage during on and off times | |
| US3735277A (en) | Multiple phase clock generator circuit | |
| KR880005750A (ko) | 제어펄스 발생회로 | |
| GB1250778A (pl) | ||
| PL96208B1 (pl) | Modulator czestotliwosci | |
| KR900017317A (ko) | 이동식 무선전화기의 rf 전력 제어회로 | |
| KR950027412A (ko) | 전압-주파수 변환기 | |
| US2964651A (en) | Electrical circuit employing transistor | |
| US4048571A (en) | Frequency doubler | |
| US3383524A (en) | Solid state pulse generator with constant output width, for variable input width, in nanosecond range | |
| GB1405450A (en) | Pulse generating circuit | |
| JPS54102961A (en) | Electronic circuit | |
| US3613017A (en) | Logic circuit | |
| KR900019367A (ko) | 펄스형 신호 발생 회로 | |
| FR2349231A1 (fr) | Dispositif generateur de signaux periodiques et puissance elevee,a frequence variable et haut rendement,et systeme muni d'un tel dispositif | |
| US3158753A (en) | Digital shift register using output transformer overshoot pulse as sequencing trigger pulse | |
| FR2281015A1 (fr) | Dispositif de calcul electronique pour les installations de comptage de la chaleur | |
| SU474920A1 (ru) | Формирователь импульсов | |
| KR890000088B1 (ko) | 펄스 정밀 지연회로 | |
| SU130067A1 (ru) | Переключатель тока на полупроводниковых триодах | |
| US3189760A (en) | Waveform generator employing cascaded tunnel diodes | |
| US3354324A (en) | Tunnel diode logic circuit |