PL93976B1 - - Google Patents

Description

Przedmiotem wynalazku jest sposób i uklad do pomiaru i zamiany na wielkosci dyskretne sinusoidal¬ nego pradu przemiennego lub impedancji odbior¬ nika albo ich skladowych, majacy zastosowanie w obwodach automatycznej regulacji i w pomiarach parametrów elektrycznych, zwlaszcza w pomiarach szybkozmiennych obciazen elektrycznych.

Znany sposób przetwarzania sredniej wartosci napiecia na liczbe impulsów polega na tym, ze w momencie rozpoczecia sie cyklu przetwarzania z bloku sterowania wysyla sie impulsy, do zródla napiecia odniesienia i do przelacznika, powodujace przelaczenie przelacznika, laczacego wejscie inte¬ gratora z wejsciem ukladu. Nastepuje calkowanie napiecia przetwarzanego przez czas równy wielo¬ krotnosci okresu skladowej zmiennej przetwarza¬ nego napiecia, po którym z bloku sterowania wy¬ sylane sa impulsy do zródla napiecia odniesienia.

Równoczesnie kasowany jest licznik i zostaje otwarta bramka, przez która przechodza impulsy do licznika z generatora. Nastepuje okres calkowa¬ nia napiecia odniesienia, którego wartosc jest pro¬ porcjonalna do czasu calkowania napiecia przetwa¬ rzanego, a biegunowosc jest przeciwna do sredniej biegunowosci napiecia przetwarzanego. Calkowanie napiecia odniesienia trwa do momentu, w którym integrator powróci do stanu wyjsciowego, co po¬ woduje zamkniecie bramki oraz rozpoczecie ponow¬ nego cyklu przetwarzania. Liczba impulsów zliczo- 2 na w liczniku jest proporcjonalna do sredniej war¬ tosci przetwarzanego napiecia.

Znany z polskiego opisu patentowego nr 7$ £S& uklad do przetwarzania sredniej wartosci napiecia zmiennego na liczbe impulsów, zawiera przelacznik sterowany z bloku sterowania, laczacy wejscie in¬ tegratora z wejsciem przetwornika lub z wyjsciem zródla napiecia odniesienia. Zródlo napiecia odnie¬ sienia sterowane jest tym samym sygnalem co przelacznik. Wyjscie integratora jest polaczone z wejsciem komparatora. Impulsy z wyjscia kompa¬ ratora doprowadzane sa do bloku sterowania. Sy¬ gnalem z bloku sterowania kasowany jest licznik oraz otwierana i zamykana jest bramka, przez która doprowadzane sa do licznika impulsy z ge¬ neratora czestotliwosci wzorcowych. Do bloku ste¬ rowania doprowadzane jest przetwarzane napiecie zmienne z wejscia ukladu.

Istota wynalazku polega na opracowaniu sposototf, w którym przebiegi proporcjonalne do mierzonych wielkosci calkuje sie w dwu integratorach tak, ze jeden z sygnalów calkuje sie, w pierwszym inte¬ gratorze, gdy ma on znak staly. Natomiast drugi sygnal calkuje sie, w drugim integratorze, wów¬ czas gdy pochodna pierwszego sygnalu ma znak staly i przeciwny do znaku pierwszego sygnalu, gdy byl on calkowany. W wyniku czego operacja calkowania trwa polowe okresu przemiennego prze¬ biegu przetwarzania. Po zakonczeniu calkowania sygnalu drugiego, integrator drugi jest zerowany 93 97693 ¦'¦¦• v 3 '¦' - , stanem integratora pierwszego, a czas zerowania zamienia sie na liczbe impulsów.

Uklad do pomiaru i zamiany na wielkosci dy¬ skretne sinusoidalnego pradu przemiennego lub impedancji odbiornika albo ich skladowych, w któ¬ rym rblok pomiarowy zawiera korzystnie dwa wej¬ scia r{pomiarowe i piec wejsc sterowniczych, pola¬ czonych z blokiem sterowania. Wyjscie bloku po¬ miarowego jest polaczone z wejsciem bloku stero¬ wania, którego korzystnie pozostale cztery wyjscia sa polaczone z blokiem wyjsciowym. W bloku po¬ miarowym jednowejsciowy integrator jest zboczni¬ kowany kluczem, a wyjscie integratora jest pola¬ czone poprzez klucz z jednym wejsciem dwuwej¬ sciowego integratora, zbocznikowanego kluczem, a wyjscie integratora stanowi wyjscie bloku. Dru¬ gie wejscie wzmacniacza dwuwejsciowego jest po¬ laczone z wyjsciem wzmacniacza jednowejsciowego, zbocznikowanego kluczem. Wyjscie wzmacniacza dwuwejsciowego jest polaczone z drugim wejsciem integratora dwuwejsciowego. Blok sterowania ma korzystnie siedem elementów logicznych, polaczo¬ nych miedzy soba.

Wyjscia pieciu elementów stanowia piec wyjsc sterowniczych, polaczonych z blokiem pomiarowym.

Wejscie pomiarowe bloku sterowania jest polaczone poprzez przekaznik z wejsciem jednego z elemen¬ tów logicznych, a poprzez przesuwnik fazowy i przekaznik z wejsciami nastepnych elementów logicznych, oraz stanowi jedno z wyjsc sterowni¬ czych, polaczone z blokiem wyjsciowym, Drugie wejscie bloku jest polaczone poprzez jeden prze¬ kaznik z wejsciami trzech elementów a poprzez drugi przekaznik z wejsciami kolejnych dwóch ele¬ mentów logicznych z jednym z wyjsc sterowni¬ czych bloku, polaczonym z blokiem wyjsciowym.

Blok wyjsciowy ma dwa dwuwejsciowe elementy logiczne-, których wejscia sa polaczone z trzema wejsciami bloku, oraz czterowejsciowy element lo¬ giczny, którego dwa wejscia sa polaczone z dwoma wejsciami bloku. Pozostale dwa wejscia tego ele¬ mentu lacza sie jedno z generatorem a drugie z zródlem sygnalu zewnetrznego. Natomiast wyjscia elementów stanowia trzy wyjscia bloku wyjscio¬ wego.

Zaleta sposobu i ukladu do pomiaru i zamiany na wielkosci dyskretne sinusoidalnego pradu prze¬ miennego lub impedancji odbiornika albo ich skla¬ dowych wedlug wynalazku, jest umozliwienie szyb¬ kiego pomiaru z rezystancji, konduktancji, reak- taneji i jej odwrotnosci oraz cos obwodach o bardzo szybkich zmianach tych para¬ metrów. Ponadto zaleta równiez jest to, ze wynik podaje sie w postaci cyfrowej, która nie jest po¬ datna na zaklócenia a jest latwa do obróbki.

Przedmiot wynalazku jest uwidoczniony w przy¬ kladowym wykonaniu na rysunku, na którym fig. 1 przedstawia uklad schematycznie, fig. 2 — blok pomiarowy schematycznie, fig. 3 — blok sterowa¬ nia schematycznie, a fig. 4 — blok wyjsciowy schematycznie.

• Uklad zawiera blok pomiarowy 1, który ma dwa wejscia pomiarowe We!i We2i piec wejsc sterowni¬ czych Wi, W2, W3, W4, W5, polaczonych oddzielnie z wyjsciami sterowniczymi Wslf Ws2, Ws3, Ws4, Ws5, 976 bloku sterowania 2 (fig. 1). Wyjscie Wyx bloku pomia¬ rowego 1 jest polaczone z wejsciem We3 bloku ste¬ rowania 2, który ponadto ma wejscie pomiarowe We4. Pozostale cztery wyjscia sterownicze Ws6, Ws7, Ws8, Ws9 sa polaczone oddzielnie z wejsciami W6, W7, W8, i W9 bloku wyjsciowego 3. Blok wyjsciowy 3 ma trzy wyjscia Wy2, Wy3, Wy4 i jest polaczony z zródlem sygnalu zewnetrznego s. Blok pomiarowy 1 ma jednowejsciowy integrator 4, zbocznikowany io kluczem 5, którego bramka jest polaczona z wej¬ sciem Wj (fig. 2). Wejscie integratora 4 jest pola¬ czone poprzez diode 6 z wejsciem pomiarowym We^ Wyjscie integratora 4 jest polaczone poprzez klucz 7 z jednym z wejsc wzmacniacza dwuwej- sciowego integratora 10, przy czyni bramka klucza 7 jest polaczona z wejsciem W3 a bramka klucza 9 jest polaczona z wejsciem W4.

Dwuwejsciowy integrator 10 jest zbocznikowany kluczem 11, którego bramka jest polaczona z wej- sciem W5. Wyjscie dwuwejsciowego wzmacniacza 8 jest polaczone z drugim wejsciem dwuwejsciowe¬ go integratora 10/ którego wyjscie stanowi wyjscie bloku Wyi. Drugie wejscie dwuwejsciowego wzmac¬ niacza 8 jest polaczone z wyjsciem jednowyjscio- wego wzmacniacza 12, zbocznikowanego kluczem 13, którego bramka jest polaczona z wejsciem W2.

Wejscie jednowejsciowego wzmacniacza 12 jest po¬ laczone z wejsciem pomiarowym We2. Wejscie po¬ miarowe We4 bloku sterowania 2 jest polaczone poprzez przekaznik 14 z jednym wejsciem dwuwej¬ sciowego elementu logicznego 15, oraz poprzez przesuwnik fazowy 16 i przekaznik 17 z wejsciami czterech elementów logicznych 18, 19, 20, 21 i z wyjsciem sterowniczym Ws6 (fig. 3).

Wyjscia pieciu elementów 15, 18, 19, 20 i 21 sta¬ nowia wyjscia sterownicze Ws^, Ws2, Ws3, Ws4 i Ws5 Wejscie bloku We3 jest polaczone poprzez przekaz¬ nik 22 z wejsciami elementów logicznych 15, 21, 23 oraz poprzez przekaznik 24 z wejsciami elemen- 40 tów logicznych 20 i 25 i z wyjsciem sterowniczym Ws9. Wyjscie elementu 23 jest polaczone z wej¬ sciami trójwejsciowych elementów logicznych 19 i 20 oraz z wyjsciem sterowniczym Ws8.

Wyjscie elementu 25 jest polaczone z wejsciem 45 trójwejsciowego elementu logicznego 19 i z wyj¬ sciem sterowniczym Ws7. Blok wyjsciowy 3 ma dwa dwuwejsciowe elementy logiczne 26, 27, któ¬ rych wejscia sa polaczone z trzema wejsciami ste¬ rowniczymi W7, W8, W9 oraz czterowejsciowy ele- 50 ment logiczny 28, którego dwa wejscia sa polaczo¬ ne z dwoma wejsciami sterowniczymi W6, W8. Po¬ zostale dwa wejscia elementu logicznego 28 sa po¬ laczone, jedno z generatorem 29 a drugie z zródlem sygnalu zewnetrznego S. Wyjscia elementów 26, 27 55 i 28 stanowia wyjscia bloku Wy2, Wy3, Wy4.

Dzialanie ukladu do pomiaru i zamiany na wiel¬ kosci dyskretne sinusoidalnego pradu przemienne¬ go lub impedancji odbiornika albo ich skladowych, wedlug wynalazku, polega na tym, ze w zaleznosci eo od podawanych sygnalów na wejscia pomiarowe Wei, We2, We4 oraz od przesuniecia fazowego sy¬ gnalu pomiarowego na wejsciu We4, otrzymuje sie wyniki róznych wielkosci mierzonych. Na wejscie We2 podaje sie sygnal, który poprzez wzmacniacze 65 12 i 8 dostaje sie do dwuwejsciowego integratora93 976 6 , gdzie jest calkowany. Wzmacniacz 12 sluzy do zalaczenia i odlaczenia sygnalu wejsciowego z wej¬ scia pomiarowego We2 od integratora 10. Sygnal przedostaje sie do integratora 10 wówczas gdy klucz 13 jest rozwarty. Klucz 13 steruje sie prze¬ kaznikiem dwupolozeniowym 17 poprzez element logiczny 18. Gdy przebieg sinusoidalny z wejscia We4 jest przesuniety w przesuwniku fazowym 16 i ma wartosc ujemna, na wyjsciu przekaznika 17 jest stan zero, wówczas klucz 13 jest otwarty.

Przy pomiarze skladowych sygnalu z wejscia We2, prostopadlych do sygnalu na wejsciu We4, to sygnal wejscia We4 przesuwa sie o kat ——. Nato¬ miast przy pomiarze skladowych równoleglych przesuniecie musi wynosic zero. Gdy klucz 13 jest otwarty, klucze 7 i 9 sa zamkniete, gdyz iloczyny logiczne realizowane przez elementy 19 i 20 sa równe jeden. Stan na wyjsciu przekaznika 17 rów¬ ny jeden jest podany poprzez element 21 na klucz 11, który jest otwarty. W tym czasie nastepuje cal¬ kowanie przebiegu sygnalu z wejscia We2 w dwu- wejsciowym integratorze 10. Przed otwarciem klu¬ cza 13 w przypadku przesuniecia fazowego o kat — — . lub równoczesnie z otwarciem klucza 13 2 ' gdy przesuniecie to wynosi zero, otwiera sie klucz , pod wplywem stanu przekaznika 14 równy je¬ den, poprzez element 15. Sygnal z wejscia We4 cal¬ kuje sie w integratorze 4, w ciagu pól okresu prze¬ biegu, poprzez diode 6.

Dioda 6 okresla zakonczenie calkowania. Stan integratora 4 po zakonczeniu calkowania jest pro¬ porcjonalny do sredniej wartosci przebiegu na wejsciu We4. Calkowanie w integratorze 10 zostaje zakonczone z chwila zmiany stanu przekaznika 17, to jest po uplywie pól okresu od chwili rozpoczecia.

Po zmianie stanu przekaznika 17, poprzez element zamyka sie klucz 13. Jednoczesnie zostaje zam¬ kniety jeden z kluczy 7 lub 9 w zaleznosci od sta¬ nu przekaznika 24, który pelni role detektora zna¬ ku stanu integratora 10. W tym czasie przekaznik 22 jest w stanie zero. Przekaznik 22 pelni role de¬ tektora stanu zerowego integratora 10 i na wyjsciu przekaznika jest stan jeden gdy stan integratora jest bliski lub równy zero.

Gdy stan integratora 10 jest dodatni, przekaznik 24 ma stan jeden, co powoduje otwarcie klucza 9, przez który nastepuje rozladowanie integratora 10 napieciem z integratora 4. Pod wplywem stalego napiecia integratora 4 nastepuje zmniejszenie na¬ piecia wyjsciowego integratora 10 do zera. Gdy integrator 10 zostanie wyzerowany, przekaznik 22 zmieni stan na jeden i poprzez- element 23 i ele¬ ment 20 nastepuje otwarcie klucza 9. Równoczes¬ nie przy stanie przekaznika 17 jeden, poprzez ele¬ ment 21 zamyka sie klucz 11, co chroni integrator przed calkowaniem zaklóceA lub wlasnego roz- zerowania wzmacniacza.

Claims (5)

Zastrzezenia patentowe

1. Sposób pomiaru i zamiany na wielkosci dys¬ kretne sinusoidalnego pradu przemiennego lub im- pedancji odbiornika albo ich skladowych, polegaja¬ cy na calkowaniu w dwu integratorach przebiegów proporcjonalnych do mierzonych wielkosci, zna¬ mienny tym, ze jeden z sygnalów calkuje sie w pierwszym integratorze, gdy ma on znak staly, na- 5 tomiast drugi sygnal calkuje sie w drugim integra¬ torze wówczas gdy pochodna pierwszego sygnalu ma zniak staly i przeciwny do znaku pierwszego sygnalu w czasie gdy byl on calkowany, w wyni¬ ku czego operacja calkowania trwa polowe okresu przemiennego przebiegu przetwarzania, ponadto po zakonczeniu calkowania sygnalu drugiego, integra¬ tor drugi jest zerowany stanem integratora pier¬ wszego, a czas zerowania zamienia sie na liczbe impulsów.

2. Uklad do pomiaru i zamiany na wielkosci dys¬ kretne sinusoidalnego pradu przemiennego lub im- pedancji odbiornika, albo ich skladowych, zawie¬ rajacy blok pomiarowy z integratorami i blok ste¬ rowania oraz blok wyjsciowy, polaczony z zródlem sygnalu zewnetrznego, znamienny tym, ze blok pomiarowy (1) zawiera korzystnie dwa wejscia po¬ miarowe (We2 i We3) i piec wejsc sterowniczych (Wj, W2, W3, W4 i W5) polaczonych z blokiem ste¬ rowania (2), natomiast wyjscie bloku pomiarowego (Wy^ jest polaczone z.wejsciem (We3) bloku ste¬ rowania (2), któregp korzystnie pozostale cztery wyjscia (W6, W?, W8 i W9) sa polaczone z blokiem wyjsciowym (3). tf.'i''".,-

3. Uklad wedlug zastrz. 2, znamienny tym, ze w bloku pomiarowym (1) jednowejsciowy integra¬ tor (4) jest zbocznikowany kluczem (5), a wyjscie integratora jest polaczone poprzez klucz (7) z jed¬ nym z wejsc dwuwejsciowego wzmacniacza (8), oraz poprzez drugi klucz (9) z jednym wejsciem dwuwejsciowego integratora (10), zbocznikowanego kluczem (11), którego wyjscie stanowi wyjscie bloku (1), przy czym drugie wejscie wzmacniacza dwuwejsciowego (8) jest polaczone z wyjsciem wzmacniacza jednowejsciowego (12), zbocznikowa¬ nego kluczem (13), a wyjscie wzmacniacza dwu¬ wejsciowego (8) jest polaczone z drugim wejsciem integratora dwuwejsciowego (10).

4. Uklad wedlug zastrz. 2, znamienny tym, ze blok sterowania ma korzystnie siedem elementów logicznych (15, 18, 19, 20, 21, 23, 25) polaczonych miedzy soba, przy czym wyjscia pieciu elementów (15, 18, 19, 20, 21) stanowia piec wyjsc sterowni¬ czych (Wsx, Ws2, Ws3, WS4, Wjs5) polaczonych z blo¬ kiem pomiarowym (1), a wyjscia pozostalych dwóch elementów (23, 35) sa polaczone z wyjsciami ste¬ rowniczymi, polaczonymi z blokiem wyjsciowym (3), ponadto wejscie pomiarowe (We4) bloku stero¬ wania jest polaczone poprzez przekaznik (14) z wejsciem jednego z elementów logicznych (15) a poprzez przesuwnik fazowy (16) i przekaznik (17) z wejsciami nastepnych elementów logicznych (18, 19, 20, 21) oraz stanowi jedno z wyjsc sterowni¬ czych (Ws6) polaczone z blokiem wyjsciowym (3), poza tym drugie wejscie (We3) bloku (2) jest po¬ laczone poprzez jeden przekaznik (22) z wejsciami trzech elementów (15, 21, 23) a poprzez drugi prze¬ kaznik (24) z wejsciami kolejnych dwóch elemen¬ tów logicznych (20, 25) i z jednym z wyjsc ste¬ rowniczych bloku (2), polaczonych z blokiem wyjs¬ ciowym (3). 15 20 25 30 35 40 45 50 55 6093 976

5. Uklad wedlug zastrz. 2, znamienny tym, ze blok wyjsciowy (3) ma dwa dwuwejsciowe ele¬ menty logiczne (26, 27), których wejscia sa po¬ laczone z trzema wejsciami oraz czterowejsciowy element logiczny (28), któ¬ rego dwa wejscia sa polaczone z dwoma wejsciami 8 (W6, Wg) bloku (3), a [pozostale dwa wejscia tego elementu (28) lacza sie, jedno z generatorem (29) a drugie z zródlem sygnalu zewnetrznego (s), na¬ tomiast wyjscia elementów (26, 27, 28) stanowia trzy wyjscia (Wy2, Wy3, Wyj bloku (3). tfc *M Wid Wit *ei Wti Wll Wll Wj W4j Wsi WM Wwl hNt4 w« Ub [)NI9 wJ W*l —J W41 FUSr. 1. Wfczf Ftó.2.93 976 FIG>. FIG. 4.