PL82827B2 - - Google Patents

Description

Pierwszenstwo: Zgloszenie ogloszono: 15.10.1973 Opis patentowy opublikowano: 30.12.1975 82827 KI. 21e, 23/02 MKP*G01r 23/02 Twórcawynalazku: Marcin Brodziak Uprawniony z patentu tymczasowego: Politechnika Slaska im. W. Pstrowskiego, Gliwice (Polska) Sposób wyznaczania sredniego odstepu pomiedzy kolejnymi impulsami i uklad realizujacy ten sposób Przedmiotem wynalazku jest sposób wyznaczania sredniego odstepu czasowego pomiedzy kolejnymi impulsami o czestotliwosci zmieniajacej sie w zakresie od 0,5 Hz do 100 Hz.Sposób i uklad wedlug wynalazku przeznaczone sa do wyznaczania wartosci sredniego odstepu pomiedzy impulsami dla wiekszej ilosci kolejno po sobie pojawiajacych sie impulsów.Znany jest uklad który wyznacza w sposób dokladny srednie odstepy pomiedzy impulsami wejsciowymi.Srednie odstepy sa wyznaczane dla róznych ilosci odstepów pomiedzy impulsami poprzedzajacych cykl biezacy.Uklad ten jest przeznaczony glównie do wyznaczania srednich odstepów, gdy dysponuje sic mala iloscia odstepów, uwarunkowane to jest stosunkowo duza iloscia uzytych w nim elementów. Znane jest równiez urzadzenie wyznaczajace srednia czestotliwosc impulsów z okreslonej ilosci impulsów w sposób dokladny.Urzadzenie to zawiera jako podzespól wspomnian/ wyzej uklad wyznaczajacy sredni odstep impulsów z okreslo¬ nej ilosci impulsów w sposób dokladny.Znane sa urzadzenia analogowe wyznaczajace srednie czestotliwosci impulsów zawierajace uklad pompy diodowej. W ukladach tych blok kondensatorów ladowany jest impulsami o standaryzowanej amplitudzie i szero¬ kosci impulsów wyzwalanych w uniwibratorze. Uniwibrator sterowany jest impulsami z przerzutnika Schmitta.Napiecia na plytkach bloku kondensatorów wystepujace na koncu czasu trwania kazdego odstepu pomiedzy impulSs^mi jest miara chwilowej czestosci impulsów. Jest ono nastepnie usredniane w ukladzie calkujacym skladajacego sie z kilku równolegle polaczonych kondensatorów. Urzadzenia te sa znane z polskich opisów patentowych nr nr 64300, 65850, 66188. Gdy.zachodzi potrzeba wykrywania wzglednych odchylen czasu trwania pojedynczego odstepu pomiedzy impulsami od sredniego odstepu, wyznaczonego z duzej ilosci m odstepów tzn. dla m nie mniejszego od 4, nie jest celowe stosowanie ukladu z wspomnianego wczesniej Z urzadzenia. Ilosc wzmacniaczy operacyjnych wtym ukladzie wynosi 3+2m przy wyliczaniu sredniego odstepu z m odstepów pomiedzy impulsami. Uklad ten zawiera duza ilosc elementów. Szczególnie niekorzystna jest duza ilosc wzmacniaczy operacyjnych sterowanych iteracyjnie. Uklad ten sluzy do jednoczesnego wyzna¬ czania srednich odstepów pomiedzy impulsami z róznych ilosci odstepów m, np.: jednego, dwóch, czterech, szesciu..2 82 827 W celu wykrywania wzglednego odchylenia sie odstepu chwilowego od s'redniego odstepu okreslone sa procentowe kryteria stwierdzenia odchylen czasu trwania pojedynczego odstepu pomiedzy impulsami od sred¬ niego czasu trwania dotychczasowych odstepów. Nie jest wiec tutaj wlasciwe kontrolowanie procentowych odchylen czestotliwosci chwilowej od czestotliwosci sredniej impulsów. W urzadzeniach zawierajacych uklad pompy diodowej mozliwe jest jedynie kontrolowanie czestotliosci. Ponadto w ukladach tych srednia czesto¬ tliwosc impulsów wyznaczona jest w sposób przyblizony. Mapiecie na piyikjch bloku knndcr,.-ioro«v, okresowo ladowanych impulsami prostokatnymi jest tylko przyblizona miara chwilowej czestotliwosci impulsów. Okres, z którego wyznaczana jest srednia czestotliwosc równiez jest okreslany w sposób przyblizony. W urzadzeniach z ukladem pompy diodowej okresla sie jedynie stala czasowa rozladowywania ukladu usredniajacego czestotli¬ wosci chwilowe. Powyzsze zalozenia upraszczajace nie pozwalaja na stosowanie urzadzenia z ukladem pompy diodowej do kontroli odchylania sie pojedynczego odstepu pomiedzy impulsami od wartosci sredniej odstepu, %#. yiyUczanej z okreslonej ilosci m dotychczasowych odstepów.Celem wynalazku jest opracowanie sposobu zapewniajacego wyznaczanie w sposób doklac'ny sredniego odstepu czasowego pomiedzy impulsami, dla okreslonej duzej ilosci m odstepów pomiedzy impulsami, dla której ten sredni odstep jest wyznaczany. Sposób ma umozliwiac sygnalizowanie przekraczania przez czas trwania pojedynczego odstepu, odstepu biezacego, wartosci granicznej zadawanej na dotychczasowy sredni odstep wyliczany z duzej ilosci odstepów pomiedzy impulsami. Cel ten wedlug wynalazku zostal osiagniety dzieki uzyskiwaniu sygnalu napieciowego proporcjonalnego do czasu trwania kazdego odstepu pomiedzy kolejnymi impulsami, dzieki uzyciu m elementów pamietajacych, z których kazdy pamieta sygnal proporcjonalny do jednego / i tylko jednego z m odstepów bezposrednio poprzedzajacych cykl biezacy i pamieta go przez czas trwania m-1 ' nastepnych odstepów. Do realizacji celu wedlug wynalazku sluzy uklad zawierajacy element sledzaco-parnietaja- — cy, którego wyjscie równolegle polaczono z ukladem elementów pamietajacych sterowanych m sygnalami z wyjscia tablicy logicznej. Wyjscia elementów pamietajacych wlaczono na wejscia sumujace sumatora analogo¬ wego. Na wejsciu elementu sledzaco-pamietajacego znajduje sie integrator iteracyjny, wysterowywany wstan liczenia sygnalem bedacym suma logiczna sygnalów z wyjscia uniwibratora i negacji sygnalu z wyjscia drugiego uniwLratora, równolegle wlaczonych na wyjscie przerzutnika Schmitta. Na wyjscie p.zerzutnika Schmitta wlaczono równolegle z dwoma uniwibratorami licznik impulsów, którego wyjscia poszczególnych stopni zliczaja¬ cych polaczono z wejsciami tablicy logicznej, dajacej na wyjsciu sygnaly sterujace elementami pamietajacymi.Wyjscie elementu sledzaco-pamietajacego oraz wyjscie sumatora za posrednictwem potencjometru wlaczono na wejscia komparatora. Elementy pamietajace sa badz kluczami z wlaczonymi na ich wyjsciu kondensatorami, badz elementami sledzaco-pamietajacymi. Inne rozwiazanie ukladu umozliwiajacego wyznaczanie sredniego odstepu z osmiu ostatnich odstepów pomiedzy impulsami zawiera licznik impulsów w postaci trzech szeregowo pola¬ czonych przerzutników bistabilnych i tablice logiczna w postaci osmiu bramek logicznych, na których wejscia wprowadzono po cztery sygnaly: z wyjscia uniwibratora oraz wyjsc trzech przerzutników bistabilnych.Przez zastosowanie sposobu i ukladu wedlug wynalazku uzyskuje sie dokladne wyznaczanie sredniego odstepu pomiedzy impulsami. Uklad wedlug wynalazku wykazuje w przypadku wyznaczania sredniego odstepu z duzych ilosci m odstepów mniejsza zlozonosc i wieksza niezawodnosc niz znane uklady. Dzieki ukladowi wedlug wynalazku mozliwe jest zmniejszenie w stosunku do znanego urzadzenia, wyliczajacego srednie czesto- .....--"" tliwosci impulsów wejsciowych, ilosci elementów pamietajacych z 3 + 2 m do ilosci 3 +m. Szczególnie korzystne jest wykorzystanie sposobu i ukladu wedlug wynalazku dla stwiero^ania odchylenia sie odstepu biezacego od zadanej wartosci granicznej na dotychczasowy sredni odstep pomiedzy impulsami.Uklad toki stosuje sie, w ukladach analizujacych zaburzenia rytmu serca chorych, do sygnalizowania wystapie¬ nia bloku komorowego 11° oraz ekstrasystolii komorowych i nad komorowych. Przekroczenie przez odstep biezacy zadanej wartosci granicznej dotychczasowego sredniego odstepu pomiedzy impulsami jest sygnalizowane przez uklad. W tym przypadku uklad wedlug wynalazku posiada mniejsza zlozonosc, dwukrotnie mniejsza ilosc elementów, niz znane uklady. Dzieki ukladowi wedlug wynalazku mozliwe jest latwe i bezposrednie nastawianie wartosci granicznej, nakladanej na odstep biezacy w stosunku do sredniego odstepu pomiedzy impulsami, przez zmiane wartosci nastawy potencjometru na wejsciu komparatora analogowego.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedsta¬ wia schemat blokowy ukladu okreslajacego sredni czas trwania m ostatnich odstepów pomiedzy impulsami, fig. 2 i 3 —schematy ideowe alternatywnych elementów pamietajacych bedacych czescia ukladu wyznaczajacego sredni odstep, fig. 4 i 5 — schematy blokowe odpowiednio licznika i tablicy logicznej dla ukladu wyznaczajacego sredni odstep z 8 ostatnich odstepów pomiedzy impulsami, fig. 6 — przebiegi sygnalów napieciowych w czesci sterujacej ukladu w funkcji czasu t.Integrator iteracyjny 2 calkujacy staly sygnal napieciowy z wyjscia potencjometru 1, wysterowywany82827 3 wstan liczenia i warunków poczatkowych przez sygnal bedacy negacja sumy logicznej sygnalu U z wyjscia uniwibratora 8 i sygnalu V z wyjscia negatorowego uniwibratora 7, przy czym na ich wejscie podawane sa impulsy z przerzutnika Schmitta 6. Element sledzaco-pamietajacy 3, polaczony z wyjsciem integratora 2, wyste- rowywany jest wstan sledzenia sygnalem U z wyjscia uniwibratora 8 przyjmujacym wartosc logiczna 1. Na wyjsciu elementu 3 uzyskuje sie dla kazdego odstepu biezacego oznaczonego jako n-ty sygnal napieciowy C proporcjonalny do czasu trwania odstepu pomiedzy impulsami poprzedzajacego cykl biezacy, oznaczany sym¬ bolem C(n_i). Na wyjscie elementu sledzaco-pamietajacego 3 wlaczono równolegle elementy pamietajace A1, A2,...# Am, Eiacn&my pamietajace Al, A2..: Am wysterowywane sa sygnalami logicznymi WT, W2 Wm w stan f.wdzenia za sygnalem C(n_u gdy sygnal sterujacy przyjmuje wartosc logiczna równa 1 oraz wstan pamietania przy wartosciach sygnalów sterujacych, równych zeru. Sygnaly sterujace W1, W2,...,Wm pojawiajace sie na m wyjsciach tablicy logicznej 10, której dwa wejscia polaczone sa odpowiednio z wyjsciami uniwibratora 7 i licz¬ nika impulsów 9 podlaczonych do wyjscia-przerzutnika Schmitta 6. Kazdy z sygnalów logicznych W1, W2,....,Wm przyjmuje wartosc równa 1 raz na kazde m kolejnych odstepów na czas okreslony przez czas trwania impulsów prostokatnych z wyjscia uniwibratora 7 i mniejszy od najkrótszego odstepu pomiedzy impulsami wejsciowymi.Rózne sygnaly sterujace z sygnalów W1,W2,...,Wm przyjmuja wartosci równe 1 w róznych odstepach. Kazdy z elementów pamietajacych A1, A2,...,Am po okresie sledzenia jest wysterowywany na czas trwania m-1 nastep¬ nych odstepów wstan pamietania w wyniku czego na wyjsciach elementów A1, A2,..., Am uzyskiwane sa sygnaly Ql, Q2,..., Qm, których wartosci w róznych odstepach czasu sa proporcjonalne do czasów trwania z m ostatnich odstepów, a ich suma realizowana na wyjsciu sumatora analogowego 14 jest proporcjonalna do sredniej czasów trwania m ostatnich odstepów. Sygnal logiczny P na wyjsciu komparatora 15 sygnalizuje prze¬ kroczenie przez czas trwania ostatniego odstepu C(n_i) zadanej wartosci granicznej, dotychczasowej sredniej ^n, ustalanej na potencjometrze 16.W ukladzie fig. 1 przerzutnik Schmitta 6 wysterowywany jest poprzez filtr górnoprzepustowy 5 impulsami z wyjscia wzmacniacza 4 standaryzujacego poziom impulsów wejsciowych. Nastepnym rozwiazaniem ukladu wedlug wynalazku jest uklad do kontroli czestosci wystepowania zespolów QRS w sygnale elektrokardiograficz¬ nym zwanym dalej sygnalem EKG. Wzmacniacz 4 jest wówczas wzmacniaczem EKG filtr 5 przenosi jedynie sygnaly w pasmie powyzej 10 Hz, gdyz konieczne jest w ukladzie uwolnienie sie od wolnoziennych dryftów linii izoelektrycznej sygnalu bioelektrycznego.Uklad wedlug wynalazku zawiera m identycznych elementów pamietajacych A1, A2,..., Am, sterowanych róznymi sygnalami. Na fig. 2 i 3 przedstawiono dwa altenatywne rozwiazania elementu pamietajacego. Element pamietajacy A, gdzie i = 1,2,...,m, jest badz kluczem 11 (fig. 2) z polaczonym na jego wyjscie kondensatorem Ci, badz ukladem ze wzmacniaczem operacyjnym 13 (fig. 3) z kondensatorem C2 w petli sprzezenia zwrotnego sterowanym kluczem12. ' - ¦ Uklad przedstawiony na fig. 1, fig. 4 i fig. 5 zawierajacy 8 elementów pamietajacych A1, A2,..., A8, licznik impulsów 9 w postaci trzech polaczonych szeregowo przerzutników bistabilnych 9a, 9b, i 9c przedstawionych na fig. 4, oraz tablice logiczna 10, przedstawiona na fig. 5. jest przykladem wykonania ukladu wedlug wynalazku sluzacym do wyznaczania sredniego czasu trwania osmiu ostatnich odstepów pomiedzy impulsami. Na wyjsciach tablicy logicznej 10 otrzymuje sie sygnaly bedace iloczynami sygnalu V z wyjscia uniwibratora 7 oraz wszyst¬ kich mozliwych kombinacji logicznych sygnalów z wyjsc przerzutników 9a, 9b i 9c, tzn. równych Y-S1-S2-S3 = W1, V-_SVS2-S3 = W2, V-S1-S2-S3 = W3, V-Sf- S2-S3 = W4, V-S1'S2-S3 = W5 V-S1-S2-§3 = W6,V-S1-S2-S3 = W7 oraz V-S1-S2-S3 = W8. PL PL

Claims (6)

1. Zastrzezenia patentowe 1. Sposób wyznaczania sredniego odstepu pomiedzy kolejnymi impulsami w przypadku ukladu zawieraja¬ cego wzmacniacz impulsów wejsciowych filtr górnoprzepustowy oraz przerzutnik Schmitta, znamienny tym, ze na wyjsciu elementu sledzaco-pamietajacego (3) otrzymuje sie sygnal (Cn_<|) proporcjonalny do czasu trwania ostatniego odstepu czasu pomiedzy impulsami, którego wyjscie równolegle polaczono z ukladem ele¬ mentów pamietajacych (A1, A2,..., Am) wysterowywanych w stan sledzenia odpowiednio sygnalami (W1, W2..., WM) przyjmujacymi wartosc logiczna 1 kazdorazowo raz na m kolejnych odstepów i kazdy z nich dla innego odstepu z m odstepów bezposrednio poprzedzajacych odstep biezacy oraz w stan pamietania kazdy na okres m-1 nastepnych odstepów, w wyniku czego na wyjsciach elementów (A1,A2,..., Am) uzyskuje sie sygnaly (Q1,Q2, _.,Qm) których wartosci w róznych odstepach czasu sa proporcjonalne do czasów trwania róznych odstepów z m ostatnich odstepów, a ich suma uzyskana na wyjsciu sumatora analogowego (14) jest proporcjonalna do sredniej czasów trwania m ostatnich odstepów pomiedzy impulsami.4 82 827

2. Uklad do stosowania sposobu wedlug zastrz. 1, zawierajacy element sledzaco-pamietajacy, elementy pamietajace sumator analogowy, znamienny tym, ze na wejsciu elementu sledzaco-pamietajacego (3) znajduje sie integrator iteracyjny (2) wysterowywany w stan liczenia sygnalem logicznym bedacym negacja sumy logicznej sygnalu (U) z wyjscia uniwibratora (8) i sygnalu negacji (V) z wyjscia uniwibratora (7), równolegle wlaczonych na wyjscie przerzutnika Schmitta (6), przy czym jest wlaczony równolegle z uniwibratorami (7) i (8) licznik impulsów (9!, którego wyjscia poszczególnych stopni zliczajacych polaczono z wejsciami tablicy logicznej (10) dajacej na wyjsciu sygnaly (W1, W2/...Wm), sterujace elementami pamietajacymi (A1, A2,...,Am).

3. Uklad wedlug zastrz. 2, z n a m i e n n y tym, ze wyjscie cierne.Lu siedzaco Puimicii-ijó^o (3) oraz za posrednictwem potencjometru (16) wyjscie sumatora (14) wlaczono na wejscia komparatora (15).

4. Uklad wedlug zastrz. 2 albo 3, znamienny tym, ze elementy pamietajace (Aj), gdzie i = 1,2... m, sa kluczami (11) z wlaczonymi na jego wyjscie kondensatorami (Cj).

5. Uklad wedlug zastrz. 2 albo 3, znamienny tym, ze elementy pamietajace (A) gd7ie i = 1,2,...m, sa elementami sledzaco-pamietajacymi zawierajacymi uklad wzmacniacza operacyjnego (13) z kondensatorem (C2) w petli sprzezenia zwrotnego i sterowanym kluczem (12). 6. Uklad wedlug zastrz. 2, albo 3 albo 4 albo 5, znamienny tym, ze licznik impulsów (9) jest ukladem trzech szeregowo polaczonych przerzutników bistabilnych (9a, 9b i 9c), a tablica logiczna (10) jest ukladem osmiu bramek logicznych, na których wejscia wprowadzono po cztery sygnaly z wyjscia uniwibratora (8) oraz wyjsc przerzutników (9a, 9b i 9c). :5Z]H~lMZ fiq. 1. Cfa) f;9-2- Ft 9a JI- 82 827 9 % -1 -V fi. 4 IVKP G01r 23/02 J1 *~S2 S3 J 52 37 33- n - 57- o- iT_ 52- S5~ st. si- fc- 51. 52- S3- 31- s- 53- & - S2- 53- 51- »_ S5- Lv: l _ _ _ _ J M Hz -+W _A? ~M l V V 61 &2 **i S3 W V2 V3 li o u [ n n n Innn ¦ n i— ' i i • , i u nu ii i i n n n fi n n n 0 I I * n n n * nnnnn nnn n n.t -i r—i i—i n lii I i i n n D rn n? i .+ i ? + + n* Flg.

6. PL PL