Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 10.02.1975 75578 KI. 30a, 4/02 MKP A61b5/02 CZYTELNIA Urzedu Patentowego M*':«j BZfiC2V[U^ ' ej Liulowj Twórcywynalazku: Marcin Brodziak, Andrzej Brodziak Uprawniony z patentu tymczasowego: Politechnika Slaska im. W. Pstrowskiego, Gliwice (Polska) Uklad do wykrywania ekstrasystolii wystepujacych w okresie ranIiwym Przedmiotem wynalazku jest uklad do wykrywania na biezaco i w sposób ciagly ekstrasystolii wystepuja¬ cych w okresie ranliwym.Uklad wedlug wynalazku przeznaczony jest do wykrywania takich ekstrasystolii poprzedzajacych odstep biezacy, ze ostatni odstep tzn. tn—tn-i, gdzie tn, tn-i sa momentami wystapienia dwóch ostatnich zalamków R, jest skrócony do wartosci mieszczacej sie w przedziale 0,39\Asr— 044, gdzie t$r jest dotychczasowym srednim odstepem wyliczonym z duzej liczby ostatnich cykli i wyrazonym w sekundach, podobnie jak i momenty czasu tn, tn-i.Znane sa uklady cyfrowe wykrywajace ekstrasystolie padajace na okres ranliwy. Uklady te zawieraja generator impulsów o duzej czestotliwosci, dzielnik czestotliwosci impulsów, uklady bramkujace, licznik czasu trwania ostatniego odstepu, cyfrowy miernik sredniego odstepu oraz specjalizowany arytmometr realizujacy cyklicznie funkcje wyliczania pierwiastka z dotychczasowej wartosci sredniego odstepu i dzielenia tej wartosci pierwiastka sredniej przez wartosc 2,562, z dokladnoscia okreslona przez klase urzadzenia, oraz uklad cyfrowego komparatora. Licznik czasu trwania ostatniego odstepu jest cyklicznie kasowanym i ladowanym licznikiem impulsów, impulsami z wyjscia dzielnika czestotliwosci.Uklad cyfrowego miernika sredniego odstepu zawiera uklad bramkujacy, „m+1" liczników rewersyjnych oraz licznik cyklicznie kasowany i ladowany impulsami z generatora o duzej czestotliwosci gdzie „m" jest liczba odstepów z której jest wyliczany sredni odstep. W kazdym cyklu stan kazdego z liczników rewersyjnych jest przepisywany do nastepnego licznika rewersyjnego poprzez odliczanie jego stanu przez wejscie rewersyjne, czym powoduje sie równiez wyzerowanie licznika. Równoczesnie podczas odliczania stan kazdego licznika rewersyjne¬ go zostaje dodany do istniejacego juz stanu licznika sredniego odstepu, gdzie w rezultacie w kazdym cyklu uzyskiwana jest wartosc sredniej „m" ostatnich odstepów. Jest to tzw. szeregowy uklad cyfrowego miernika sredniego odstepu.Nie znane sa uklady analogowe, które wyznaczalyby funkcje 0,39\/tsr na dotychczasowym srednim odstepie t& w sposób dokladny.Znane sa urzadzenia, które wyliczaja srednia dotychczasowych odstepów tsr w sposób dokladny dla duzej liczby ostatnich odstepów. Realizuje te funkcje uklad wedlug ogloszenia patentowego z dnia 12 maja 1972 r.2 75578 oznaczony tytulem „sposób wyliczania sredniego odstepu pomiedzy kolejnymi impulsami i uklad realizujacy ten sposób". Wyliczanie dotychczasowej fcedniej odstepów pomiedzy kolejnymi impulsami osiagnieto równiez w podzespole urzadzenia wedlug patentu 72192.Cyfrowy uklad do wykrywania ekstrasystolii przypadajacych na okres ranliwy jest ukladem bardzo zlozonym. Stosowane dotad w analizatorach arytmii uklady cyfrowe wyliczajace srednia dotychczasowych odstepów wyliczaly te srednia z okolo trzech ostatnich sekund. Okres taki w przypadku wykrywania zaburzen rytmu jest okresem zbyt krótkim. Natomiast wydluzenie tego czasu w przypadku ukladu cyfrowego wymaga powaznego zwiekszenia liczby elementów ukladu. Idzie za tym zmniejszenie niezawodnosci urzadzenia.Najpowazniejsza jednak wada ukladu cyfrowego jest niedopasowanie toru cyfrowego do ukladów analizatorów zaburzen rytmu konstruowanych w postaci ukladów analogowych. Oznacza to zupelne niewyko¬ rzystanie istniejacych juz w analizatorach ukladów, tj. badz ukladu tachometrycznego miernika sredniej czestotliwosci impulsów, badz ukladów wyliczajacych srednie dotychczasowych odstepów pomiedzy kolejnymi impulsami.Nie opracowano jednak dotad ukladu analogowego, który wyliczalby w sposób dokladny i ciagly, tzn. ponownie dla kazdego cyklu, funkcje 0,39\/tsr sredniej dotychczasowych odstepów. Ponadto nie opracowano dotad takiego ukladu, który wykorzystywalby istniejace juz podzespoly analizatorów zaburzen rytmu.Celem wynalazku jest opracowanie ukladu wyliczajacego, w sposób dokladny i dla kazdego kolejnego cyklu, wartosc funkcji 0,39\Asr sredniej ostatnich odstepów wyliczonej z duzej ich liczby i sygnalizujacego wystapienia ekstrasystolii przypadajacych na okres ranliwy, gdy czas trwania ostatniego odstepu przyjmuje wartosc z przedzialu od 0,39\Asr-0,4 do 0,39\Asr + 0,4 sekund.Cel ten wedlug wynalazku zostal osiagniety przez wlaczenie uniwibratora oraz ukladu pamieci analogowej na wyjscie przerzutnika Schmitta sterowanego sygnalem z wyjscia wzmacniacza elektrokardiograficznego i sterujacego zarazem ukladem pamieci analogowej, przez równolegle wlaczenie na wyjscie uniwibratora ukladu pamieci analogowej, sumatora analogowego oraz integratora analogowego objetego ujemnym sprzezeniem zwrotnym, którego wyjscie wlaczono na drugie wejscie sumatora, przez równolegle wlaczenie wyjscia sumatora i sygnalu z wyjscia ukladu pamieci analogowej, proporcjonalnego do dotychczasowej sredniej odstepów, na wejscia sumujace komparatora analgowego, przez objecie ujemnym sprzezeniem zwrotnym itegratora którego wyjscie wlaczono na wejscie sledzace drugiego integratora iterujacego o wyjsciu wlaczonym równolegle z sygna¬ lem z ukladu pamieci analogowej, proporcjonalnym do czasu trwania ostatniego odstepu, na dwa komparatory analogowe sterujace bramka iloczynu logicznego.Uklad wedlug wynalazku zawiera dwa integratory objete ujemnym, oporowym sprzezeniem zwrotnym, z których pierwszy wlaczony na wyjscie uniwibratora posiada sumaryczny wspólczynnik wzmocnienia w petli sprzezenia zwrotnego dwa razy wiekszy od wspólczynnika wzmocnienia w petli sprzezenia zwrotnego integrato¬ ra iterujacego.Uklad wedlug wynalazku zawiera dwa integratory iterujace, z których pierway wysterowany jest w stan liczenia impulsami z wyjscia pierwszego komparatora analogowego, w stan warunków poczatkowych sygnalem negacji logicznej sygnalu z wyjscia uniwibratora, oraz w stan pamietania.Dzieki ukladowi wedlug wynalazku uzyskuje sie sygnalizowanie i wlaczanie alarmu w przypadku wysta¬ pienia ekstrasystolii w okresie ranliwym. Uklad pozwala równiez na cyfrowe zliczanie tych ekstrasystolii. Uklad pelni funkcje nadzorujaca i informacyjna o stanie pacjenta z punktu widzenia szczególnie groznych zaburzen rytmu.Wlasciwosci techniczne ukladu wedlug wynalazku sa szczególnie korzystne. Wykrywanie ekstrasystolii wystepujacych w okresie ranliwym , tzn. takich dla których poprzedzajacy je odstep ulega skróceniu do prze¬ dzialu 0,39/tsr ± 0,4 dokonywane jest w sposób dokladny. Uklad jest calkowicie dopasowany do konstruowa¬ nych analizatorów zaburzen rytmu w postaci ukladów analogowych lub hybrydowych. Uklad wedlug wynalazku wykazuje wówczas duza prostote konstrukcji, gdyz wymaga jedynie uzupelnienia ukladu analizatora dwoma itegratorami interujacymi, dwoma komparatorami, oraz bramka iloczynu logicznego. Mala ilosc elementów ukladu zwieksza znacznie niezawodnosc urzadzenia.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, gdzie fig. 1 przedstawia schemat blokowy ukladu.Uklad przedstawiony na fig. 1 zawiera przerzutnik Schmitta 2 sterowany sygnalem z wyjscia wzmacniacza elektrokardiograficznego 1, uniwibrator 3 wyzwalajacy impulsy prostokatne U po kazdym zalamku R sygnalu EKG, uklad pamieci analogowej 4 sterowany zarówno impulsami z przerzutnika Schmitta 2 jak i uniwibratora 3.Z wyjscia ukladu pamieci analogowej 4 sygnal t^r, proporcjonalny do sredniej ostatnich odstepów pomiedzy impulsami wejsciowymi, jest wprowadzany na wejscie sumujace komparatora 7, natomiast sygnal tin, proporcjo¬ nalny do czasu trwania odstepu poprzedzajacego *y!d biezacy, jest wprowadzany równolegle z sygnalem X75578 3 z wyjscia integratora 9 na wejscia sumujace komparatorów 10 i 11, Impulsy prostokatne z wyjscia uniwibratora 3 sa podawane równolegle na wejscia integratora 5 ze wspólczynnikiem wzmocnienia k2 i sumatora analogowego 6 ze wspólczynnikiem wzmocnienia k3. Wyjscie integratora 5 objetego ujemnym oporowym sprzezeniem zwrotnym o wspólczynniku wzmocnienia równym ki jest wlaczone na drugie wejscie sumujace sumatora 6 o wspólczynniku wzmocnienia równym k4, na wyjsciu którego uzyskiwane sa impulsy E o wykladniczo opadajacych zboczach tylnych. W wyniku porównania na komparatorze 7 sygnalu t& z sygnalem E na wyjsciu L uzyskiwane sa impulsy prostokatne, których czas trwania zafózy od logarytmu wartosci t^.Impulsy prostokatne L wlaczaja integrator iterujacy 8 objety ujemnym oporowym sprzezeniem zwrotnym o wspólczynniku wzmocnienia równym k5 w stan liczenia, w wyniku czego w momencie przejscia integratora 8 w stan pamietania sygnal Y zalezy od wartosci t$r zgodnie z funkcja pierwiastkowa. Warunkiem jednak takiej zaleznosci jest, by wspólczynnik wzmocnienia k1 byl dwukrotnie wiekszy od wspólczynnika wzmocnienia k5.Przez dobór wspólczynników wzmocnien k1, k2, k3, k4, k5 i warunku poczatkowego A2 uzaleznia sie sygnal Y od sygnalu t^ w mysl funkcji 0,39%/tsr.Integrator iterujacy 9 wlaczony na wyjscie integratora 8 wysterowywany jest w stany sledzenia, gdy sygnal L .U jest równy 1, oraz pamietania. Na wyjsciach komparatorów 10 i 11 uzyskiwane sa w kazdym odstepie sygnaly logiczne przyjmujace logiczne 1 odpowiednio, gdy sygnal tin jest wiekszy od wartosci sygnalu 0,390$, -0,4 sekundy oraz gdy tin jest mniejsze od wartosci sygnalu 0,39/tsr + 04. Sygnal Z sygnalizuje wiec logicznie w kazdym odstepie czy odstep poprzedzajacy ostatnia ekstrasystolie ma wartosc z przedzialu 0,39\Asr ± 04 sekundy czy nie. PL PL