JPS5933859B2 - 検波装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、雑音が存在する環境において既知の繰返し度
で信号を検出する装置の一定の偽警報を発生する方法お
よび装置に関するものである。

従来の検出回路における基本的な問題は、実際上信号が
存在しないが雑音のため誤り表示が行われるようになる
際でも検出回路の閾値以上の信号が存在することを表示
せんとすることにある。

この雑音は有効周波数帯域内で不所望な妨害となり従っ
て検出回路はあたかも信号が存在するかの如き偽表示を
行うようになる。

この偽表示を偽警報と称し、且つこれら偽表示が生ずる
率を偽警報率と称する。

従来の検出回路では斯る偽警報率は次に示す基本的な技
術を適用することにより最小にしていた。

即ち斯る技術によれば先ず最初検出回路の入力側に供給
すべき特定の通過帯域内の信号及び雑音のみを通過帯域
フィルタにより炉液する。

次いで雑音の閾値レベルよりも検出回路の閾値レベルを
高くしてこの検出回路の閾値レベル以上の信号のみによ
って信号が存在することを表示する表示出力を発生させ
る。

最後に信号が存在する際の比較的短時間にわたってのみ
検出回路を作動（ゲート）させ出力を発生せしめる。

この場合雑音の閾値レベルに対し検出回路の閾値レベル
を増大させることにより有効周波数範囲内において検出
すべき信号を雑音の閾値レベルよりも大きくする必要か
ある。

しかし、信号の周波数通過帯域か増大するにつれてフィ
ルタ技術により生ずる利点が減少し、閾値レベルを増大
する重要性及びゲート技術の重要性が増大する。

更に信号の振幅レベルが雑音の振幅レベルにほぼ等しい
場合にはゲート技術が一層重要な因子となる。

信号の存在と雑音とを充分な信頼性をもって識別し得る
斯る要求を満足する検出回路を形成するのは極めて困難
である。

広帯域ベースバンドパルス信号装置と共に使用する斯る
検出回路では斯る問題は特に重要である。

その理由はパルス信号の周波数通過帯域が広いためであ
る。

また、ベースバンドパルスの振幅を制限してベースバン
ドパルスが他の無線周波エネルギーの伝送にほとんど妨
害を与えないようにする必要のある問題も存在する。

更に検出回路の動作特性は温度変化及び電力供給源の電
圧レベルの変動（ドリフト）によっても影響を受ける。

これがため検出回路に対し設計する偽警報率を任意に変
更して検出回路により生ぜしめる゛′信号存在′”表示
の信頼性に影響を与えるようにする。

本発明の目的は単一パルスに対する偽警報率を測定する
に充分な大きさとする新規な手段を用い、構成が簡単で
、信号の存在を表示する偽警報率を極めて小さくし、し
かも温度及び電源電圧レベルの変動をも補償し得るよう
に適切に構成配置した一定の偽警報を発生する方法およ
び装置を提供せんとするにある。

本発明検出回路には可変閾値レベルを設けると共にこの
回路をゲート作用即ち一致検出器と称される型の回路と
する。

この閾値レベルは検出器の入力側に供給される雑音及び
入力信号の双方に感応させる。

入力回路には増幅出力信号を発生する電子なだれ型トラ
ンジスタを設け、その増幅出力信号をＮビットシフトレ
ジスタに供給する。

シフトレジスタからのＮ個の並列出力を並列接続のＮ入
力ＡＮＤゲート及びＮ並列入力加算回路に供給する。

検出回路から発生した各パルス毎に数値″ｌ”をＮビッ
トソフトレジスタに桁送り（シフト）する。

シフトレジスタにデジタル値゛、 ＋９の数Ｎが存在す
るとＮ入力ＡＮＤゲートから信号が存在することを表示
する１個の表示出力信号を発生する。

またＮ並列入力加算回路によってＮビットシフトレジス
タの数値″１”の数の和に比例するアナログ出力電圧を
発生する。

このアナログ電圧を分路用トランジスタ回路に供給し、
このトランジスタ回路のコレクタを大時定数低域通過フ
ィルタを経て電子なだれ型トランジスタのコレクタ電位
点に接続する。

分路用トランジスタの入力側に供給されたアナログ電圧
の値が増大するにつれて電子なだれ型トランジスタのコ
レクタ回路から分路用トランジスタに流れるコレクタ電
流が増大し、これにより電子なだれ型トランジスタはそ
のコレクタ電流が減少すると共にその感度も低下する。

分路用トランジスタのコレクタ電流が温度及び／または
電源電圧レベルの変動によって生ずるドリフトにより増
大する率は、入力信号の供給により増大するコレクタ電
流の割合よりも通常著しくゆるやかである。

これがため検出回路の閾値レベルの感度は、温度及び電
源電圧レベルのドリフトを補償するに充分迅速でしかも
入力信号の存在を検出し得る低域通過フィルタの大時定
数の作用による充分めるやかな割合で低下する。

斯くして雑音による偽警報率を各到来入力信号パルスに
対し一定に保持することができる。

本発明装置は、幅狭且つ低信号レベルの広帯域ベースバ
ンドパルスを検出するに特に好適であるが検出回路を利
用する種々の他の用途にも適用することができる。

図面につき本発明を説明する。

第１図に示す物体検知装置１０には送信パルス発生器１
１及びこれに結合された送信アンテナ１２を設ける。

これらパルス発生器及びアンテナによってパルス１３の
ようなサブナノ秒のパルス幅のベースバンド信号を発生
する。

送信パルス発生器１１及びアンテナ１２は、本出願人が
すでに提案した送信装置に記載されているように一体構
造に構成する。

従って放射されたパルスエネルギーはアンテナ１２から
放射され、物標１４に向って伝搬する。

減衰パルス１５で示される反射ベースバンドパルスは検
出回路ＩＴに結合された受信アンテナ１６に向って伝搬
する。

検出回路１１には電子なだれ型トランジスタ２０を設け
そのベース電極２０ａを共通接続点２１に接続し、この
共通接続点２１をアンテナ１６に並列にベース抵抗２２
を経て接地する。

この検出回路１１を本出願人がすでに提案した型のもの
とすることができる。

電子なだれ型トランジスタ２０のエミッタ端子２０ｂを
接続点２３に接続し、この接続点２３をエミッタ抵抗２
４を経て接地すると共にゲート回路２５の出力側にも接
続する。

このゲート回路を単安定マルチバイブレークとすること
ができる。

ゲート回路２５の入力側を送信パルス発生器１１のトリ
ガ出力端子に接続する。

電子なだれ型トランジスタ２０のコレクタ端子２０ｃを
コレクタ抵抗２６を経て電圧源Ｖ十に接続する。

またこのコレクタ端子２０をコンデンサ２１を経て共通
端子３０に接続し、この共通端子３０を抵抗３１を経て
接地すると共にパルス伸張回路網３２の入力側に接続す
る。

このパルス伸張回路網をゲート回路２５と同様の単安定
マルチバイブレークとする。

パルス伸張回路網３２の出力側をＮビット記憶装置３３
の入力側に接続するがこのＮビット記憶装置を集積化シ
フトレジスタとしてもよい。

Ｎビット記憶装置３３のクロック入力端子を遅延回路３
４を経て送信パルス発生器１１のトリガ出力端子に接続
する。

したがってパルスが送信パルス発生器１１から発生する
と数値４１ 、７１の形状のＮビット記憶装置３３のデ
ータ入力がＮビット記憶装置３３に同一速度で桁送りさ
れる。

Ｎビット記憶装置３３の各記憶段の出力側をＮ入力加算
回路３５の各入力端子にそれぞれ接続し、このＮ入力加
算回路３５の各入力端子をＮビットＡＮＤケ―ト３６の
各入力端子にそれぞれ並列に接続する。

ＮビットＡＮＤゲート３６によってＮビット記憶装置３
３の各記憶段が特定の状態、例えば数値゛ｌ′′になっ
た際に表示出力信号を発生する。

Ｎ入力加算回路３５の出力端子を接続点３γに接続し、
この接続点３７をトランジスタ４０のベー、ス端子４０
ａに接続する。

また、この接続点３７にはベース抵抗４１の一端を接続
し、この抵抗４１の他端を接地する。

更に接続点３７を、Ｎ入力加算回路３５の加算信号出力
を監視する出力試験端子４２に接続する。

トランジスタ４０のエミッタ端子４０ｂをエミッタ抵抗
４３を経て接地すると共にコレクタ端子４０ｃを大時定
数低域通過フィルタ４４を経て電子なだれ型トランジス
タ２０のコレクタ端子２０ｃに接続する。

ＮビットシフトレジスタにはＮ個のシフトレジスタ段を
設けると共に送信パルス発生器１１から発生するトリガ
出力信号のパルス繰返し率に等しイ％定のパルス繰返し
率でクロックパルスを供給するため、Ｎビットシフトレ
ジスタの並列出力は電子なだれ型トランジスタ２０から
発生するパルス数を示すだけでなく、これらパルスが発
生する割合をも表示する。

電子なだれ型トランジスタの動作特性のドリフトが極め
てゆるやかな速度で発生することは既知である。

即ち通常ドリフトの主原因となる周囲温度及び電源電圧
レベルの変動は数分間または数時間にわたって発生する
。

また、突発的故障時には、電源電圧レベルの変動は、極
めて急激な速度で発生するが、これは本発明の要旨では
ない。

斯様にドリフトが徐々に発生するため低域通過フィルタ
の時定数はパルス繰返し率に対して比較的大きくするこ
とができ、しかもこの時定数はゆるやかなドリフト速度
を補償するには充分な大きさである。

例えば斯るフィルタの時定数をパルス繰返し比１００倍
または１０００倍以上とすることができる。

更にＮビットシフトレジスタの容量をＮビットとすると
共にＮ入力加算装置３５によってＮビット内で数値”ｌ
Ｉｔの数に比例する出力電圧を発生するため、トランジ
スタ回路及び大時定数低域通過フィルタの直列配置を適
当に設計して電子なだれ型トランジスタ２０の閾値を変
化し、Ｎビットシフトレジスタ３３を経て数値！Ｉ 、
ｌ？を桁送りするに要する時間に等しい時間隔にわた
る平均に対して記憶された数値＋１ 、 ｔｊの数がほ
ぼＫとなるようにする。

このＫをＮよりも小さくする。これがため零入力状態中
型子なだれ型トランジスタ２０によって真にランダム的
雑音による出力パルスを発生する場合には電子なだれ型
トランジスタ２０が雑音による出力パルスを発生する確
率はほぼに／Ｎとなる。

これは１個のパルスに対する偽警報の確率ＰＦＡ（１）
となる。

今パルス間か独立しているものとするとＮ個の順次のパ
ルス内に正しく発生する特定数の偽警報Ｍの確率は次式
で表わすことができる。

ここにＰ ＝ Ｐ ＦＡ（１）とする。

平均値Ｋが記憶装置内に存在するように電子なだれ型ト
ランジスタ２０の閾値オ設定する場合には少くとも偽警
報Ｍが記憶装置内に存在する確率は次式で表わすことが
できる。

ここにＰ二に／Ｎとする。

これがため成る時間隔にわたってＮ人力シフトレジスタ
３３内に記憶された数値１１１．９１の数の平均値はＫ
となる。

従って直列接続のトランジスタ回路及び大時定数低域通
過フィルタの回路素子の値を適当に選定して電子なだれ
型トランジスタ２０の閾値レベルを調整することにより
記憶されたビットの平均数値をＫに等しくすることがで
きる。

第１図に示すように構成且つ試験された本発明検出回路
の特定の例ではＮ人力ソフトレジスタ３３のレジスタ段
Ｎの数を１６とし、この場合Ｍも１６とした。

従って単一パルスに対する偽警報の確率Ｐ ＝ ＰＦ
Ａ、 （１）＝ Ｋハは、直列接続のトランジスタ回路
及び大時定数低域通過フィルタより成る閉ループによっ
てｐ＝ １イ。

即ちに＝ｌ、Ｎ二１６となるように調整した。

斯る値を上式Ｐ（Ｍ、Ｎ。Ｐ）に代入することにより雑
音のみによる偽警報の確率（’／、６ ）１６即ち５．
４ Ｘ ｌ ０−２０となる。

上述したところから明らかなように単一パルスに対する
偽警報の確率は測定可能な範囲において著しく大きな値
となる、Ｐ ” １Ａａとなる一方、Ｎ個の連続したパ
ルス中に生ずる偽警報の確率は極めて小さな値即ち５．
４ＸｌＯ−２０となる。

これがため上述した結果を達成する基本的な方法は、単
一パルスに対する偽警報率を特定の時間隔にわたって連
続的に測定し、その測定値を用いて検出回路の感度を制
御し上記ドリフトを補償しながら単一パルスに対する偽
警報の確率を特定の値に保持し得るようにすることであ
る。

更にこの方法には、雑音のみによる偽警報の確率を極め
て小さなレベルに保持する入力信号が存在することを表
示する信号を発生させるために著しく多くの連続警報を
必要とするプリセットｈ値を設定することも含まれる。

この基本的な方法はアナログ技術の広範囲の用途に適用
することができる。

信号が存在しない零入力すなわち静的状態中で物体検知
装置を適当にセットしてソフトレジスタ３３が数値”、
？１の数の零以外の小さな数Ｋを含むようにする。

これら数値”１１＋の数をＮ入力加算回路３５に供給し
て１個のアナログ出力電圧を発生しこの電圧を分路用ト
ランジスタ４０のペース端子４０ａに供給する。

斯る状態を第２図の波形Ａで示す。

第２の閾値手段を構成する分路用トランジスタ４０が導
通ずるとそのコレクタ電流が大時定数低域通過フィルタ
４４を流れるようになる。

これがため抵抗２６を流れる電流の一部分は分路用トラ
ンジスタ４０を流れるが残りの電流は電子なだれ型トラ
ンジスタ２０に流れると共にこの電子なだれ型トランジ
スタ２０の降服（ブレークダウン）後コンデンサ２１が
再充電される際このコンデンサ２１にも流れるようにな
る。

電子なだれ型トランジスタ２０はゲー１へ回路２５から
エミッタ２０ｂに供給される電圧レベルにより決まる所
定時間にのみ降服する。

この降服が生じるとコンデンサ２７が放電し１個の出力
パルスを発生し、このパルスを数値１！ ｌｊｌとして
Ｎビットシフトレジスタ３３に供給すると共にこのパル
スのレベルを、送信パルス発生器１１から発生する１へ
リガ出力パルスと同一率で連続したクロックパルスによ
ってＮビットソフトレジスタ中を桁送りする。

パルス信号１５が存在しない場合には電子なだれ型トラ
ンジスタ２０は検出回路内に存在する雑音により成るゲ
ート時間隔中特発的に降服するようになる。

零入力状態のもとでは検出回路はシフトレジスタ３３内
に平均値にの数値！１ 、 Ｉ＋の数を発生する。

数値１１ 、９９の数が上述した平均値によりも小さい
場合にはベース端子４０ａに供給されるアナログ出力電
圧が減少し、従って分路用トランジスタ４０を流れる電
流が減少し、電子なだれ型トランジスタ２０を流れる電
流が増大する。

これがため電子なだれ型トランジスタ２０はその感度が
増大し、閾値レベルが減少し従って雑音スパイクによる
降服の確率が大きくなる。

ソフトレジスタ３３の数値Ｎ ｌｊｌの数が平均値によ
りも大きな場合には分路用トランジスタ４０に大電流が
流れ電子なだれ型ｌ・ランジスタ２０は、そのコレクク
電流が減少し従って感度が減少し、１値レベルが増大し
雑音スパイクにより降服の確率が減少する。

シフトレジスタ３３の内容が零値に向って減少する場合
には分路用トランジスタ４０に電流が流れず、電子なだ
れ型トランジスタ２０を流れる合成電流を抵抗２２の値
の適当な選定により電子なだれ型トランジスタ２０の保
持電流以上となるようにし、これによって降服を生ぜし
め数値？＋、１）の数をシフトレジスタ３３に導入せし
めるようにする。

斯る物体感知装置の作動としてはフィルタ４４の大きな
時定数のためフィルタ４４に流れる電流がソフトレジス
タ３３の内容の変化によって急激に変化しないようにす
る。

また、信号が存在しないときはいつでもシフトレジスタ
３３内に平均値にの数値ｔｌ １９７の数が生じるよう
にする。

第１図に示す物体感知装置１０を用いてこの装置１０の
特定の距離内に物標が存在するか否かを監視することが
できる。

この監視距離は、ゲート回路２５内に生じ且つ電子なだ
れ型トランジスタ２０のエミッタ２０ｂに供給されるゲ
ートパルス２５ａのパルス幅によって制御する。

従って送信パルス１３の発生からゲートパルス２５ａの
前縁までの時間によって監視最小距離を決めると共に送
信パルス１３の発生からゲートパルス２５ａの後縁まで
の時間によって物体感知装置１０により監視された最大
距離を決める。

先ず最初、物体感知装置１０により監視される距離内に
物標が存在しない場合には独立した間欠雑音がアンテナ
１６に受信される。

この雑音のレベルは電子なだれ型トランジスタ２０を導
通させるに充分な大きさであるため監視距離内に１個の
信号が存在することを誤って表示し得るようになる。

従って電子なだれ型トランジスタ２０によって発生した
反転パルスをコンデンサ２７を経てパルス伸張回路網３
２の入力側に供給し、この回路網３２によって数値ｔｊ
、 ｌｌの出力を発生するため検出回路は零入力状態
中上述したように作動する。

物体感知装置１０により監視される距離内に物標が存在
する場合には第１図に減衰電圧パルス１５で示される一
連の反射パルスが受信アンテナ１６に受信され且つ電子
なだれ型トランジスタ２０のベース端子２０ａに供給さ
れる。

これら入力信号のレベルが電子なだれ型トランジスタ２
０の瞬時閾値レベルを越えるに充分な大きさであり、し
かもこれら入力信号がゲ゛−ト回路２５からエミッタ端
子２０ｂに供給されるゲートパルスと同期する場合には
電子なだれ型トランジスタ２０が導通し一連のパルスを
発生し、これらパルスをパルス伸張回路網３２の入力側
に供給し、この回路網３２によって一連の数値１１ 、
１７の数を発生し、これら数値”ｌ”の数をＮビット記
憶装置３３に桁送りする。

これら複数個の数値＋＋ 、 ＋１の数はＮ入力加算回
路３５で加算され第２図に波形Ｃで示すアナログ電圧出
力を発生する。

このアナログ電圧の値は、デジタル値ｅｌ 、 ｌｊの
数ＮがＮビット記憶装置３３に桁送りされるまで増大し
、この時点の電圧レベルでＮ入力加算回路網３５から発
生するアナログ電圧が飽和するようになる。

しかしアナログ電圧の振幅が第２図に示すように時間に
対して急激に増大すると検波回路１１の感度がこれに応
じて急激に増大しなくなり、従って閾値レベルが急激に
増大しなくなる。

その理由は低域通過フィルタ４４の時定数か大きなため
分路用トランジスタ４０のコレクタを経て分路される電
流がアナログ電圧の振幅の急激な増大速度で増大し得な
いからである。

これがため物標が存在することを表示するに要する短か
い時間隔中には検出回路１γの感度は充分変化し得なく
なる。

入力側がＡ、ＭＤ入力加算回路３５の入力側に接続され
ているＮ入力ＡＮＤゲ゛−ト３６はＮビット記憶装置３
３の並列入力を監視すると共にＮビット記憶装置３３の
各記憶段の最終数が数値ｆｌ １１１を含む場合にのみ
１個の入力信号が存在することを示す表示出力信号を発
生するようにする。

斯様にＮ入力ＡＮＤゲ゛−ト３６はその入力側にディジ
タル値゛ｌｕの数Ｎが同時に供給される場合にのみ１個
の出力信号を発生するため、このＮ入力ＡＮＤゲート３
６は検出回路１１と相俟って雑音のみによる偽警報の確
率を極めて小さくする。

第３図は第１図に示す物体検知装置１０に使用するため
に実際に構成且つ試験した受信機部の一部分を示す。

第１及び３図において同一機能を呈する回路素子には同
一符号を付して示す。

第３ａ図に示すようにコンデンサ５０によって入力パル
ス信号１５を受信アンテナ（図示せず）から共通接続点
２１に供給し、この共通接続点２１を５１０Ωのベース
抵抗２２を経て接地すると共に２Ｎ５１３０型電子なだ
れトランジスタ２０のベース端子２０ａに接続する。

電子なだれ型トランジスタ２０のエミッタ端子２０ｂを
接続点２３に接続し、この接続点２３を１００Ωのエミ
ッタ抵抗２４を経て接地する。

集積化単安定マルチバイブレーク回路素子で構成するゲ
ート回路２５の出力端子鳳をダイオード５１を経て接続
点２３に接続する。

電子なだれ型トランジスタ２０のコレクタ端子２０ｃを
２，５にΩのコレクタ抵抗２６を経て正電圧源■１＋に
接続する。

コレクタ抵抗２６とコレクタ端子２０ｃとの接続点を結
合コンデンサ２７を経て負荷抵抗３１の一端に接続し、
この負荷抵抗３１の他端を接地する。

結合コンデンサ２γと負荷抵抗３１との接続点をパルス
伸張回路網３２の入力端子に接続し、このパルス伸張回
路網３２をゲート回路２５に使用した回路素子と同様の
集積化単化安定マルチバイブレーク回路素子を以て構成
する。

パルス伸張回路網３２によってそのトリガ入力端子に供
給されるトリガパルス３２ａに応答してｌＯμ秒のパル
ス幅のパルス３２ｂを発生する。

Ｎビット記憶装置３３を各々が８個の記憶段を有する２
個の集積化シフトレジスタ素子３３ａ及び３３ｂを以て
構成する。

シフトレジスタ素子３３ａはその入力端子をパルス伸張
回路網３２の出力端子に接続すると共に８個の並列出力
端子の各々を１６人力加算回路３５の各入力端子及び１
６人力ＡＮＤゲート３６の各入力端子にそれぞれ並列に
接続する。

加算回路３５を１６個の並列回路網を以て構成しその各
回路網には直列接続の１０００Ωの抵抗及びｌＮ９１４
型ダイオードを設ける。

各抵抗の一端を１６ビツト記憶装置３３の出力端子に接
続し、他端を関連するダイオードの陽極端子に接続し、
１６個のダイオードの各陰極端子を共通接続点３１に接
続する。

１６人力ＡＮＤゲート３６を２個の８人力ＡＮＤゲート
集積回路素子３６ａ及び３６ｂを以て構成し、各回路素
子の８個の入力端子を各別のシフトレジスタ素子３３ａ
及び３３ｂの８個の出力端子にそれぞれ接続する。

ＡＮＤゲート素子３６Ａ及び３６Ｂの各々の出力端子を
関連する反転器集積素子５２及び５３に接続し、これら
反転器５２及び５３の関連する出力端子を２人力ＡＮＤ
ゲ′−ト５４に接続し、このＡＮＤゲート５４の出力端
子を集積化双安定マルチバイブレーク素子５５の入力端
子に接続する。

双安定マルチバイブレーク素子５５の出力端子を結合抵
抗５６を経てスイッチングトランジスタ５７のベース端
子５７ａに接続し、このスイッチングトランジスタ５７
のエミッタ端子５７ｂを接地し、コレクタ端子５７ｃを
直列接続の継電器のコイル６０及びコレクタ抵抗６１を
経て正電圧源■２＋に接続する。

継電器コイル６０の両端子間には抑圧ダイオード６２を
並列に接続する。

また表示灯６３はその一端を接地すると共に他端を継電
器の減勢接点６４を経て正電圧源ｖ２＋に接続する。

更に共通接続点３７を分路用トランジスタ４０のベース
端子４０ａに接続すると共に１０００Ωのベース抵抗４
１を経て接地する。

トランジスタ４０のエミッタ端子４０ｂを３９０Ωのエ
ミッタ抵抗４３を経て接地すると共にコレクタ端子４０
ｃをＴ型接続素子部ち６．２にΩの抵抗γ０，７１及び
２００μＦのコンデンサ７２より成るフィルタ４４の出
力端子に接続する。

コンデンサ７２の他端は接地する。

このフィルタ４４の入力端子を電子なだれ型トランジス
タ２０のコレクタ抵抗２６及びコレクタ２０ｃの接続点
に接続する。

斯る検出回路は１ＯＫｔｌｚのパルス繰返し周波数で２
μ秒のパルス幅及び５ｍＶ以下の振幅を有する順次の検
出反射ベースバンドパルス１５によって作動する。

これは５０ｍＶ以上の振幅を有する検出パルスに制限さ
れていた従来の検出回路に比べて著しい改良である。

ゲートパルス２５Ａの振幅は一２■でありそのパルス幅
は極めて狭く特にＶｅｅノツチは約２０ナノ秒の幅であ
りこれはｌＯフィートの距離に相当する。

ゲートパルス２５Ａと同期（一致）する入力パルス１５
によって電子なだれ型トランジスタ２０から出力パルス
２０Ａを発生し、このパルスをコンデンサ２Ｔ及び負荷
抵抗３１を経て単安定マルチバイブレークより成るパル
ス伸張回路網３２に供給する。

この単安定マルチバイブレーク３２によって１０８秒の
パルス幅のパルス３２Ａを発生し、このパルスヲ記憶装
置３３の最初の８記憶段を有するシフトレジスタ３３Ａ
の入力側に供給する。

ソフトレジスタ３３Ａの８番目のレジスタ段のディジタ
ルデータをシフトレジスタ３３Ｂに設けられた記憶装置
３３の次の８記憶段のうちの最初の記憶段に供給する。

シフトレジスタ３３Ａに桁送りされその第ルジスタ段に
数値゛１”を発生し１個の正の出力電圧となる１０８秒
のパルス幅のパルス３２Ａを、加算回路網３５の関連す
る抵抗ダイオード及び８人力ＡＮＤゲート３６Ａの関連
する入力側に供給する。

順次の入力パルス１５が到来すると、シフトレジスタ３
３Ａには数値＋１１１１の数か記憶されこれによりＡＮ
Ｄゲー）３６Ａから１個の出力信号を発生し、この信号
を反転器５２に供給する。

即ち１６個の入力パルス１５が１６個のゲートパルス２
５Ａと同期して受信されると、双方のソフトレジスタ３
３Ａ及び３３Ｂの各レジスタ段に数値Ｔｌ ｌｕの数が
記憶され双方のＡＮＤゲート３６Ａ及び３６Ｂから出力
信号が発生し、これら出力信号を反転回路５２及び５３
にそれぞれ供給する。

Ａ Ｎ Ｄゲート５４は反転回路５２及び５３から正の
入力パルスを受けて負の出力パルスを発生し、この負の
出力信号を双安定マルチバイブレーク５５に供給して１
個の正の表示出力信号を発生する。

この信号をベース抵抗５６を経てトランジスタ５γのベ
ース端子５γａに供給してこのトランジスタ５７を導通
させ、これにより継電器のコイル６０及び限流抵抗６１
に電流を流すようにする。

継電器コイル６０が附勢されるとその接点６４を閉成し
電圧源ｖ２＋から表示灯６３を経て接地点に至る回路が
形成され、表示灯６３によって監視すべき一定距離内に
物体が存在することを可視表示する。

加算回路網３５の出力側に発生するアナログ出力電圧を
、分路用トランジスタ４０、エミッタ抵抗４３及びベー
ス抵抗４１より成るトランジスタ回路と、抵抗７０．７
１及びコンデンサ７２より成るフィルタとに供給して前
述したように検出回路の感度を制御する。

斯る検出回路はプリセット閾値に対する分圧を調整する
必要がなくしかも所定の型の各別の電子なだれ型トラン
ジスタ間の特性変動にも鋭敏でなくなる。

更に斯る検出回路は電源電圧の±ｌＯ％の変動にわたっ
て偽警報率を一定に保持すると共に２０℃〜９０℃の温
度範囲にわたって周囲温度変化にも不感応となる。

更に一２■のゲートパルスの精度は充分な値とはならな
い。

その理由は振幅がゆるやかな速度でドリフトする接合電
子なだれ型トランジスタ２０に関連する閉ループによっ
て電子なだれ型トランジスタ２０の動作特性を含む検波
回路の動作特性を変更し検出回路の閾値レベルがゲート
パルス２５Ａの振幅変動による悪響をほとんど受けない
からである。

第４図に示す本発明の他の例では遅延回路として単安定
マルチバイブレーク３４を設け、これを送信パルス発生
器１１（図示せず）からのトリガ出力パルスに応答させ
このマルチバイブレーク３４によって１個の出力パルス
信号を発生し、この信号をクロックパルスとしてＮビッ
トシフトレジスタ７５に供給し、このＮビットシフトレ
ジスタによりパルス伸張回路網３２から供給される一連
の入力データに応答して一連の出力データを発生させる
ようにする。

好適な例では第３図に示すＮビットシフトレジスタ３３
によってこれに供給される一連の入力データに応答し並
列出力データを発生させる。

単安定マルチバイブレータ３４からの出力クロックパル
スをＡＮＤゲ゛−ト１６の一方の入力側に供給しこのゲ
ート７６の他方の入力側にパルス伸張回路網３２からの
出力信号を供給する。

ＡＮＤゲートγ６の出力を１０ｇ２Ｎ段加減算計数器１
１の加算端子に供給する。

計数器７７の第２入力端子である減算入力端子には第２
ＡＮＤゲートγ８の出力を供給し、この第２ＡＮＤゲー
トγ８の一方の入力側をＮビットシフトレジスタ７５の
出力側に接続し、他方の入力側を送信パルス発生器１１
（図示せず）の出力端子に直接接続する。

加減算計数器７Ｔの並列出力をアナログ加算回路３５に
供給し、このアナログ加算回路３５にはその入力側に複
数個の並列接続された重み付き人力抵抗８０〜８４を設
ける。

この加算回路３５の加算出力信号を第３図に示すように
共通接続点３７に供給する。

抵抗８２及び８３の入力側には２人力ＡＮＤゲート８６
の第１及び第２入力端子をそれぞれ並列に接続し、ＡＮ
Ｄゲート８６の出力端子を２人力ＮＯＲゲ−ト８７の第
１入力端子に接続する。

ＮＯＲゲート８７の第２入力端子を抵抗８１の入力側に
並列に接続する。

ＮＯＲゲート８γの出力端子には他の２人力ＡＮＤゲー
ト８８の一方の入力端子を接続し、このＡＮＤゲート８
８の他方の入力端子を抵抗８０の入力側に並列に接続す
る。

ＡＮＤゲート８８の出力端子を単安定マルチバイブレー
ク５５（図示せず）の入力側に接続する。

斯る変形例においてシフトレジスタ１５にデータが存在
せず計数器１１が零計数値である初期状態であるものと
すると、パルス伸張回路網３２から１個のパルスが到来
する場合、このパルス伸張回路網３２からのパルスが単
安定マルチバイブレーク３４からのパルスと同期（一致
）していればＡＮＤゲート７６を経て計数器ＴＩ内に１
個の計数信号が導入されるようになる。

それと同時にパルス伸張回路網３２からのパルスもシフ
トレジスタ７５に数値“１ ｔｊとして導入される。

パルス伸張回路網３２からの順次の入力パルスが存在し
ない場合にはＮトリガパルス後シフトレジスタＴ５の数
値゛′１”がＡＮＤゲート７８を経て計数器１１の減算
入力端子に供給されその結果計数器の内容を零値にする
。

斯る作動から明らかなようにパルス伸張回路網３２から
到来する各パルスによってパルスの到来毎に計数器を加
算させ且つ計数Ｎビットを後に減算させる。

これがため計数器１γに保持される数は連続するＮパル
スで数値ｎ ｌ”の数に等しくなるがこの場合第１個の
直列人カー並列出力Ｎビット記憶装置３３の代りに直列
入力−直列出力Ｎビットシフトレジスタ７５．２個のＡ
ＮＤゲート７６及び７８、並びに１ｏｇ２Ｎ段計数器７
７を用いる。

この結果回路素子の数が増大するが価格が著しく低減す
る。

その理由は直列人力−並列出力シフトレジスタの価格が
直列入力−直列出力シフトレジスタ、２個のＡＮＤゲー
ト及び１０４Ｎ段計数器の組合せの価格よりも著しく高
いためである。

更にこの変形例で必要とされる接続の数はＮビット記憶
装置３３のＮ並列出力に必要とされる接続の数に比べて
少いため一層経済的である。

また、ｌｏｇ、、 Ｎ段加減算計数器１γのｌｏｇ２Ｎ
出力は最下位のビット（ＬＳＢ）から最上位のビット（
ＭＳＢ）まで増大すると共にこの出力をそれぞれＲ／１
６ 、Ｒ／ｓ 、Ｆ−／４ 、Ｒ／２及びＲの値を有す
る重み付き抵抗８０，８１，８２，８・３及び８４に供
給する。

重み付き抵抗の出力をアナログ加算回路３５に供給し、
これにより計数器ＩＴの内容に比例する出力電流を発生
させる。

また、ゲート８６，８７及び８８を適当に接続してＭア
ウトオブＮの判別を行い得るようにする。

実際に構成し試験した前述の例ではＮビット記憶装置３
３の各段からＮ入力ＡＮＤゲ゛−トに１個の出力を供給
し、これはＭ＝Ｎであることを示す。

また、上記変形例ではＭはＮに等しくなく従って一層融
通性がある。

変形例における融通性を説明するためにＮ二３２とし、
ループを２個の数置” ｌ ”の数に等しい計数器７７
の平均内容により安定化するものとすると１個のパルス
に対する偽警報の確率は２／／ｓ□となる。

第４図に示す変形例ではゲー）８６，８７及び８８を適
当に接続配置して計数器γ１の内容が２２またはそれ以
上、即ち木枯ではＭ二２２となる場合には常時信号入力
を表示し得るようにする。

前述した表現を用いる場合には雑音による偽警報の確率
はＰ（２２，３２，１／／ｌ６）＝１．１となる。

これがため単一パルスに対する偽警報率は前述した物体
検知装置の吻合とほぼ等しくなるが単一パルスによる信
号検波の確率は低くなり従って感度を改善することがで
きる。

また、斯る例によって回路素子数を一層節約することが
できる。

その理由は計数器がｌｏｇ、 Ｎ出力のみを有し、従っ
てアナログ加算回路には前述した物体感知装置に必要と
するＮ加算抵抗よりも少い１ｏｇ２Ｎ加算抵抗のみを必
要とするだけであるからである。

上述した例の更に他の変形例としては１０ｇ２Ｎ段計数
器１７の代りにアナログデーク減衰積分器を用い、この
積分器としてコンデンサ及び抵抗を具える帰還ループを
有する演算増幅器を使用することができる。

斯る積分器にはアナログ加算回路３５のデジタル和の代
りにアナログ電圧を記憶することができる。

これがため加算抵抗を用いる必要はなく一層経済的とな
る。

その理由は１個の積分装置に対し１個の抵抗を必要とす
るだけであるからである。

要約すれば本発明検出装置によれば偽警報率の検出回路
を形成しこれにより検波回路の感度を著しく改善し、且
つ電源電圧、温度、電気雑音及び交換部品の変動による
不所望な影響をも減少することができる。

本発明は上述した例にのみ限定されるものではなく要旨
を変更しない範囲内で種々の変形を行うことができる。

【図面の簡単な説明】

第１図は物体検知装置に組込む本発明パルス検出回路の
一例を示す回路図、第２図は信号存在及び不存在モード
中における第１図の加算回路の出力を示す波形図、第３
図は第１図の検出回路を更に詳細に示す回路図、第４図
は１０ｇ２Ｎ印加減算計数器を具える本発明パルス検出
回路の他の例を示す回路図である。 １０・・・・・・物体検知装置、１１・・・・・・送信
パルス発生器、１２・・・・・・送信アンテナ、１３・
・・・・・送信パルス、１４・・・・・・物標、１５・
−・・・・受信パルス、１６・・・・・・受信アンテナ
、１１・・・・・・検出回路、２０・・・・・・電子な
だれ型トランジスタ、２２，２４，２６・・・・・・抵
抗、２５・・・・・・ゲート回路、３１．４１．４３・
・・・・・抵抗、３２・・・・・・パルス伸張回路網、
３３・・・・・・Ｎビット記憶装置、３４・・・・・・
遅延回路、３５・・・・・・Ｎ入力加算回路、３６・・
・・・・Ｎピッ１−ＡＮＤゲート、４０・・・・・・分
路用トランジスタ、４４・・・・・・犬侍定数低域通過
フィルタ、γ５・・・・・・Ｎビットシフトレジスタ、
７６．７８，８６，８８・・・・・・ＡＮＤゲート、１
γ・・・・・・！０ｇ２Ｎ段加減算計数器、８０〜８４
・・・・・・加算抵抗、８１・・・・・・ＮＯＲゲート
。

Claims (1)

1. 【特許請求の範囲】 １ 雑音が存在する環境において有効周波数帯内で既知
   の繰返し度で信号を検出する装置の一定の偽警報を発生
   する方法において、 ＠）第１の閾値手段２０，２２，２４において第１の可
   変閾値の瞬時値を超えている入力信号と雑音を感知し、
   ディジタル出力信号を発生する段階と、 （ロ） 前記第１の１値手段で発生された前記ディジタ
   ル出力信号を、Ｎ並列出力を有するＮビット記憶手段３
   ３に記憶しかつＮビットディジタル信号を発生する段階
   と、 （／→ 前記記憶手段からのＮビットディジタル信号を
   Ｎビット加算手段３５内で加算し、該Ｎビットディジタ
   ル信号にしたがっである振幅を有する加算アナログ信号
   を発生する段階と、 に）第２の閾値手段４０，４１，４２において所定の第
   ２の閾値を超える前記アナログ出力信号を感知して、前
   記アナログ出力信号が前記第２の閾値を超える際、その
   出力信号を発生する段階と、 （ホ 犬なる時定数を有するフィルタ手段４４を介して
   前記第２の閾値手段４０，４Ｌ４３からの出力信号に応
   じて、前記第１の閾値手段２０゜２２．３４の前記第１
   の閾値を制御する段階とからなり、よって前記雑音のみ
   に応答して発生される第ｘＨ値手段からの検出出力信号
   が、前記入力信号と雑音とに応答して発生される検出出
   力信号よりも小さい比率で発生されることを特徴とする
   前記方法。 ２ 雑音が存在する環境において既知の繰返し度で信号
   を検出し、一定の偽警報を発生する検出装置において、 （イ）第１の可変閾値を有しかつ該閾値の瞬時値を超え
   る入力信号と雑音に応答して、前記入力信号と雑音が第
   １の可変閾値を超える際、ディジタル出力信号を発生す
   る第１の閾値装置２０゜２２．２４と、 （ロ）前記第１の閾値装置からの前記ディジタル出力信
   号を記憶し、そのＮビット並列ディジクル出力信号を発
   生するＮビット記憶装置３３と、（／→ 前記記憶装置
   から発生される前記Ｎビット並列ディジタル信号を加算
   して該加算を表わすアナログ信号を発生するＮビット加
   算装置３５と、（に）第２の閾値を有しかつ前記Ｎビッ
   ト加算装置に接続され、前記Ｎビット加算装置から発生
   される前記アナログ信号が前記第２の閾値を超えた際に
   出力信号を発生する第２の閾値装置４０゜４Ｌ４３と、
   および （ホ）前記第２の閾値装置および前記第１の閾値装置と
   の間に接続されかつ犬なる時定数を有し、前記第２の閾
   値装置４０，４１，４３からの前記出力信号にしたがっ
   て前記第１の閾値装置の前記第１の可変閾値を制御する
   回路手段４４を備え、 よって前記雑音のみに応答して発生される第１の閾値手
   段からの検出出力信号が、前記入力信号と雑音とに応答
   して発生される検出出力信号よりも小さい比率で発生さ
   れることを特徴とする前記検出装置。