PL82824B1 - - Google Patents

Download PDF

Info

Publication number
PL82824B1
PL82824B1 PL14640971A PL14640971A PL82824B1 PL 82824 B1 PL82824 B1 PL 82824B1 PL 14640971 A PL14640971 A PL 14640971A PL 14640971 A PL14640971 A PL 14640971A PL 82824 B1 PL82824 B1 PL 82824B1
Authority
PL
Poland
Prior art keywords
emitter
collector
address
contact
memory cell
Prior art date
Application number
PL14640971A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL14640971A priority Critical patent/PL82824B1/pl
Publication of PL82824B1 publication Critical patent/PL82824B1/pl

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

Uprawniony z patentu: Jury Nikolaevich Dyakov, Vyacheslav Yakovle- vich Kremlev, Vyacheslav Nikolaevich Strukov i Dzhamal Omarovich Chutuev, Moskwa (Zwia¬ zek Socjalistycznych Republik Radzieckich) Element trygerowej komórki pamieci Wynalazek dotyczy elementu trygerowej komórki pamieci przeznaczonego do wytwarzania szybko- dzialajacych scalonych pólprzewodnikowych matryc urzadzen pamieciowych.Znane sa elementy trygerowej komórki pamieci wykonane jako tranzystor wieloemiterowy, zawie¬ rajacy emitery adresowe i informacyjne, obszar bazy i obszar kolektorowy z zestykiem pradowym.Dwa takie elementy pozwalaja zbudowac trygerowa komórke pamieci polaczona bezposrednio. Takie komórki pamieci sa najbardziej odpowiednie, po¬ niewaz na skutek prostoty konstrukcji mozna otrzy¬ mywac wysoka gestosc rozmieszczenia ich na kry¬ sztale scalonego schematu pólprzewodnikowego.Emiter informacyjny elementu trygerowej ko¬ mórki pamieci jest przeznaczony do wprowadzenia i wyprowadzenia informacji wyladowczej z komór¬ ki, a emitery adresowe — do adresowania komórki pamieci.Znane konstrukcje elementów trygerowej ko¬ mórki pamieci posiadaja istotne wady, gdyz w przebiegu procesu nasycenia, gdy emiter infor¬ macyjny znajduje sie pod wyzszym potencjalem niz emitery adresowe, wówczas prad emitera in¬ formacyjnego plynacy wskutek pasozytniczego wzmocnienia inwersyjnego zmniejsza prad zlicza¬ nia komórek adresowych, dolaczonych do ogólnego wyladowczego przewodu szynowego. Obecnosc pra¬ dów pasozytniczych ogranicza ilosc komórek tryge- 10 15 20 25 30 2 rowych, dolaczanych do ogólnego wyladowawczego przewodu szynowego.Dalsza wada znanych rozwiazan jest to, ze w ce¬ lu obnizenia natezenia pradu pasozytniczego wzmocnienia istnieje koniecznosc wprowadzania styków ze zlota stopowego, zastosowania bazy o specjalnej konfiguracji z odgalezieniem wycia¬ gowym. Wprowadzenie zlota stopowego komplikuje i czyni drozszym proces przygotowania ukladu sca¬ lonego, natomiast zastosowanie specjalnej konfigu¬ racji strefy bazy zwieksza powierzchnie zajmowana przez tranzystor w schemacie i zwieksza napiecie szczatkowe miedzy kolektorem i emiterem tranzys¬ tora, obnizajac przez to samo odpornosc komórki pamieci na zaklócenia.Celem niniejszego wynalazku jest usuniecie wad znanych ukladów pamieci oraz opracowanie ele¬ mentu trygerowej komórki pamieci o wieloemitero- wej strukturze, posiadajacego male natezenie pra¬ du pasozytniczego emitera informacyjnego, zmniej¬ szone napiecie szczatkowe kolektor — emiter oraz male wymiary.Zadanie wedlug wynalazku rozwiazuje sie przez to, ze w elemencie trygerowej komórki pamieci emiter informacyjny znajduje sie miedzy emiterem adresowym i zestykiem wyznaczajacym prad w ta¬ kiej odleglosci od emitera adresowego, ze odcinek przejscia kolektorowego, lezacy pod emiterem in¬ formacyjnym jest umieszczony w kierunku zaporo¬ wym, a sama komórka zaopatrzona jest w poten- 82 8243 cjalny sygnalowy kontakt kolektorowy, umieszczony na kolektorze w punkcie o najmniejszym poten¬ cjale.Element trygerowej komórki pamieci wedlug wy¬ nalazku pozwala na dwa do trzykrotnego zmniej¬ szenia pradu pasozytniczego wzmocnienia inwersyj- nego w emiterze informacyjnym w porównaniu ze znanymi konstrukcjami.Powyzsze pozwala zmniejszyc prad zliczania wy¬ branej komórki i obnizyc moc zuzywana przez ko¬ mórki pamieci.Omawiany element pamieci nie wymaga przygo¬ towania obszaru bazowego o specjalnej konfigura¬ cji, a opornosc kolektora (blony epitaksyalnej) moze byc jednoczesnie wykorzystana jako kolektorowa opornosc obciazenia, ^wyznaczajaca strukture tran¬ zystorowa. \ Powyzsze pozwala) na otrzymanie zwiekszonej 0 1,5 do 2 razy powierzchni trygerowej komórki pamieci, opartej na '^krysztale pólprzewodnikowego ukladu calkowego..W elemencie trygerowej komórki pamieci we¬ dlug wynalazku nie ma koniecznosci sporzadzania „utajonej" warstwy p+, co w znacznym stopniu upraszcza technologie produkcji calkowego ukladu pamieci. Male napiecie szczatkowe na kolektorze tranzystora jest zabezpieczone przez wprowadzenie specjalnego dodatkowego wyprowadzenia kolekto¬ ra, umieszczonego w strefie pola o najmniejszym potencjale i nie zalezy od opornosci wlasciwej blo¬ ny epitaksyalnej.Przedmiot wynalazku jest przedstawiony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia widok ogólny trygerowej komórki pa¬ mieci, zlozony z dwóch elementów trygerowej ko¬ mórki pamieci, fig. 2 — przekrój wzdluz linii II—II.Trygerowa komórka pamieci wedlug fig. 1 i 2 sklada sie z dwóch identycznych elementów 1 i 2, umieszczonych na podlozu 3, wykonanym z krzemu typu — p — z naniesiona epitaksyalna blona 4 typu — n i sa rozdzielone miedzy soba dyfuzja 5 typu — p. Pradowe zestyki kolektorowe 6, 7 ele¬ mentów 1 i 2 sa zwarte i moga byc laczone na wspólnym zestyku.Elementy 1 i 2 w epitaksyalnej blonie 4 zawie¬ raja odpowiednio obszary podstawowe 8 i 9 ty¬ pu — p. W strefie podstawowej elementu 1 znaj¬ duje sie czynny zestyk 10, adresowy emiter 11 (obszar n+ — typu przewodnosciowego) i informa¬ cyjny emiter 12 (obszar n+ — typu przewodnoscio¬ wego). Sygnalowy zestyk kolektorowy 13 elementu 1 umieszczony jest w epitaksyalnej blonie 4 od strony zestyku 10 bazy 8 obszaru.Element 2 zawiera w swym podstawowym obsza¬ rze 9 zestyk czynny 14, adresowy emiter 15 (obszar n+ — typu przewodnosciowego) i emiter informa¬ cyjny 16 (obszar n+ — typu przewodnosciowego).Sygnalowy zestyk kolektorowy 17 elementu 2 jest umieszczony w epitaksyalnej blonie 4 od stro¬ ny zestyku 14 w kierunku obszaru 9.W celu utworzenia trygerowego elementu pamieci zestyk 10 elementu 1 laczy sie elektrycznie z sygna¬ lowym zestykiem kolektorowym 17 elementu 2, a zestyk 14 elementu 2 laczy sie z sygnalowym ze¬ stykiem kolektorowym 13 elementu 1. Polaczenie 4 elektryczne realizuje sie za pomoca napylanych sciezek metalizowanych. Napiecie zasilajace dopro¬ wadza sie do wyznaczajacych prad zestyków 6 i 7 elementów 1 i 2. Wprowadzenie i wyprowadzenie 5 informacji urzeczywistnia sie przez sygnaly elek¬ tryczne, doprowadzane odpowiednio przez szynowe przewody metalowe 18 i 19 do informacyjnych emi¬ terów 12 i 16 obydwóch elementów 1 i 2. Adresacje komórki pamieci urzeczywistnia sie przez nadawa- 10 nie sygnalów elektrycznych do szynowego przewodu metalowego 20, laczacego adresowe emitery 11 i 15 elementów 1 i 2.W celu ulatwienia odwzorowania i uproszczenia opisu pracy komórki pamieci przytoczony przyklad 15 wykonania ma elementy wyposazone w jeden emi¬ ter adresowy, których liczba moze byc odpowied¬ nio zwiekszona, zaleznie od metody adresowania komórki pamieci.Podczas pracy komórki pamieci, do której nie 20 przychodzi sygnal adresowy, wystepuje nizszy po¬ tencjal szyny 20, laczacy adresowe emitery 11 i 15, od potencjalu informacyjnych emiterów 12 i 16.Przy opisywaniu dzialania komórki pamieci za¬ klada sie, ze przejscie emiter — baza emitera adre- 25 sowego 11 elementu 1 jest wlaczone w kierunku prowadzenia. Opornosc odcinka obszaru kolektoro- rowego znajduje sie pomiedzy pradowym zesty¬ kiem 7 i sygnalowym kolektorem 17 jest taka, ze prad podstawowego elementu 1, plynacy ze zródla 30 zasilania do zestyku 7 jest dostateczny do nasycenia elementu 1. Przy tym mala wartosc napiecia szczat¬ kowego na sygnalowym zestyku kolektorowym 13 utrzymuje tranzystorowy element 2 w stanie zapo¬ rowym. W ten sposób uzyskuje sie jeden ze sta- 35 nów trwalych trygerowej komórki pamieci.Prad kolektora elementu 1, przeplywajac od ze¬ styku 6 przez blone epitaksyalna 4 obszaru kolek¬ tora do przejscia kolektor — baza pod adresowym emiterem 11, powoduje spadek napiecia na opor- 40 nosci kolektora wystepujacego wzdluz przejscia ko¬ lektor — baza, znajdujacym sie pod informacyj¬ nym emiterem 12, którego wielkosc jest dostatecz¬ na do zamkniecia na tym odcinku przejscia kolek¬ tor — baza, zapobiegajac przez to samo iniekcje 45 nosników z przejscia kolektor — baza, a tym sa¬ mym obnizajac prad pasozytniczy informacyjnego emitera 12 wskutek obnizenia inwersyjnego wzmoc¬ nienia kolektor — baza — emiter informacyjny.Powyzej rozpatrzono jeden z 2-ch mozliwych sta- 5° nów trygerowej komórki pamieci, gdy w kierun¬ ku przewodzenia jest wlaczone przejscie p-n adre¬ sowego emitera 11, a element 2 znajduje sie w sta¬ nie wylaczonym. Drugi stan trygerowej komórki pamieci urzeczywistnia sie analogicznie, przy czym 55 w kierunku przewodzenia wlaczone jest przejscie p-n adresowego emitera 15, a element 1 jest wy¬ laczony.Nalezy zaznaczyc, ze ostre obnizenie pradu pa¬ sozytniczego osiaga sie przez odpowiedni wybór 60 odleglosci pomiedzy emiterami 11 i 12, 15 i 16, opor¬ nosci wlasciwej i grubosci blony epitaksyalnej 4 przy zadanym pradzie kolektorowym. Praktycznie jest to mozliwe do urzeczywistnienia przy minimal¬ nych odleglosciach pomiedzy emiterami 11 i 12, 15 65 i 16 i pomiedzy krawedzia obszaru bazy 8, 9, a ko- *£8£85 82S24 6 lektorowym zestykiem 6, 7, przy zastosowaniu blon epitaksyalnych, znanych przy wytwarzaniu epitaksyalno-planarnych ukladów scalonych.Jak widac z opisu, w strukturze pólprzewodniko¬ wej elementu nie wymaga sie stosowania „utajonej warstwy p+", wprowadzanej zwykle w tranzysto¬ rach w celu zmniejszenia napiecia szczatkowego miedzy emiterem a kolektorem. Dzieki duzej opor¬ nosci kolektora w obszarze bazy, która to opornosc zabezpiecza prace elementu oraz wplywa na obni¬ zenie wzmocnienia inwersyjnego. Niskie napiecie szczatkowe jest okreslane odpowiednim wyborem polozenia sygnalowego kontaktu kolektorowego.Z powyzszego wynika, ze konstrukcja elementu wedlug wynalazku nie wymaga stosowania dodat¬ kowych powierzchni w obszarze bazy w celu obni¬ zenia wzmocnienia inwersyjnego oraz nie wymaga doboru odpowiedniej konfiguracji obszaru bazy.Obnizenie wzmocnienia inwersyjnego odbywa sie w kolektorze pod obszarem bazy przy odpowiednim rozmieszczeniu obszarów emiterowych w stosunku do wyznaczajacego prad zestyku kolektorowego.Powyzsze osiaga sie bez koniecznosci zwiekszenia powierzchni, zajmowanej przez element na krysz- s tale pólprzewodnika. PL PL

Claims (2)

1. Zastrzezenie patentowe Element trygerowej komórki pamieci wykonany jako tranzystor wieloemiterowy, zawierajacy emiter adresowy i informacyjny, obszar bazy i obszar ko¬ lektora z zestykiem pradowym znamienny tym, ze emiter informacyjny (12) i (16) umiejscowiony jest miedzy emiterem adresowym (11) i (15) i zadajacym prad zestykiem (6) i (7) na takiej odleglosci od emi¬ tera adresowego, ze odcinek przejscia kolektorowe¬ go, lezacy pod emiterem informacyjnym (12) i (16) jest przemieszczony w kierunku zaporowym, przy czym komórka jest zaopatrzona w sygnalowy zestyk kolektorowy (13) i (17), umieszczony w punkcie naj¬ mniejszego potencjalu kolektora (10) i (14). 1582824 F/B. 1 13 4-c,n.f7 Al FIE.
2. DN-3, z. 597/76 Cena 10 il PL PL
PL14640971A 1971-02-22 1971-02-22 PL82824B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL14640971A PL82824B1 (pl) 1971-02-22 1971-02-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL14640971A PL82824B1 (pl) 1971-02-22 1971-02-22

Publications (1)

Publication Number Publication Date
PL82824B1 true PL82824B1 (pl) 1975-10-31

Family

ID=19953558

Family Applications (1)

Application Number Title Priority Date Filing Date
PL14640971A PL82824B1 (pl) 1971-02-22 1971-02-22

Country Status (1)

Country Link
PL (1) PL82824B1 (pl)

Similar Documents

Publication Publication Date Title
CA1042101A (en) Integrated circuit memory cell
JPS604593B2 (ja) 集積回路
US4089022A (en) Electron device
JPS55134962A (en) Semiconductor device
US4243999A (en) Gate turn-off thyristor
GB2038091A (en) Memory cell with a diode comprising polycrystalline silicon
GB1246775A (en) Improvements in semiconductor devices
KR880011937A (ko) 과전압 보호용 집적회로
US3210563A (en) Four-layer semiconductor switch with particular configuration exhibiting relatively high turn-off gain
US3585412A (en) Schottky barrier diodes as impedance elements
US3774170A (en) Fixed data memory utilizing schottky diodes
US3947865A (en) Collector-up semiconductor circuit structure for binary logic
JPS60242661A (ja) 半導体装置
PL82824B1 (pl)
US4182965A (en) Semiconductor device having two intersecting sub-diodes and transistor-like properties
US4661831A (en) Integrated RS flip-flop circuit
US3591840A (en) Controllable space-charge-limited impedance device for integrated circuits
US3896317A (en) Integrated monolithic switch for high voltage applications
GB1305730A (pl)
US3995307A (en) Integrated monolithic switch for high voltage applications
EP0056191B1 (en) Integrated injection logic
US2776381A (en) Multielectrode semiconductor circuit element
CA1083232A (en) Logic circuit comprising two complementary transistors, exhibiting a high speed and a low power consumption
US4253034A (en) Integratable semi-conductor memory cell
US3767945A (en) Circuit and construction of semiconductor storage elements