PL65244B1 - - Google Patents

Download PDF

Info

Publication number
PL65244B1
PL65244B1 PL132863A PL13286369A PL65244B1 PL 65244 B1 PL65244 B1 PL 65244B1 PL 132863 A PL132863 A PL 132863A PL 13286369 A PL13286369 A PL 13286369A PL 65244 B1 PL65244 B1 PL 65244B1
Authority
PL
Poland
Prior art keywords
output
input
frequency divider
pulses
flip
Prior art date
Application number
PL132863A
Other languages
English (en)
Inventor
Kojemski Andrzej
Original Assignee
Instytut Maszyn Matematycznych
Filing date
Publication date
Application filed by Instytut Maszyn Matematycznych filed Critical Instytut Maszyn Matematycznych
Publication of PL65244B1 publication Critical patent/PL65244B1/pl

Links

Description

Pierwszenstwo: Opublikowano: 31.Y.1972 65244 KI. 21 e, 31/28 MKP G 01 r 31/28 CZYTELNIA te****.,.Twórca wynalazku: Andrzej Kojemski Wlasciciel patentu: Instytut Maszyn Matematycznych, Warszawa (Polska) Uklad do kontroli poprawnosci przelaczania przerzutnika Przedmiotem wynalazku jest uklad do kontroli poprawnosci przelaczania przerzutnika przy poda¬ waniu ciagu impulsów wejsciowych o okreslonej czestotliwosci na jego wejscie liczace lub na kom¬ binacje polaczen innych wejsc odpowiadajacych funkcjonalnie oddzialywaniu wejscia liczacego.Statyczny dwustabilny przerzutnik elektroniczny jest powszechnie stosowanym elementem pamieta¬ jacym w urzadzeniach cyfrowych. Po odpowiednim zadzialaniu sygnalów wejsciowych przerzutnik taki pozostaje w jednym z dwóch stanów i uzyskanie drugiego stanu moze byc spowodowane przez kolej¬ ne, odpowiednie oddzialywanie sygnalów wejscio¬ wych. Maksymalna czestotliwosc z jaka moze na¬ stepowac kolejna zmiana stanów przerzutnika za¬ lezy od takich czynników jak postac sterujacych sygnalów wejsciowych, obciazenie na wyjsciach przerzutnika oraz przede wszystkim od fizycznej struktury samego przerzutnika.Ta maksymalna czestotliwosc zmian stanów prze¬ rzutnika, bedaca miara szybkosci jego pracy, decy¬ duje o mozliwosci wykorzystania przerzutnika i dla¬ tego jest powszechnie okreslanym parametrem jego pracy. Stad powstaje koniecznosc przeprowadzania badan przerzutników umozliwiajacych badz to okreslenie maksymalnej czestotliwosci zmian stanów badz sprawdzenie, ze przy zadanej czestotliwosci przelaczanie stanów przerzutnika odbywa sie pra¬ widlowo. Badania takie odbywaja sie przy zalozo¬ nych sygnalach wejsciowych oraz obciazeniach na 10 15 20 25 2 wyjsciach przerzutnika. Przerzutnik jest sterowany na wejsciu najczesciej jednym ciagiem impulsów przylozonych do wejscia liczacego, które ma te wlas¬ ciwosc, ze kolejne przebiegi oddzialywujace na stan wyjsc przerzutnika sprowadzaja go do stanu prze¬ ciwnego.W przypadku gdy brak jest takiego wejscia licza¬ cego mozna wykorzystywac pewna kombinacje po¬ laczen innych wejsc odpowiadajacych funkcjonalnie oddzialywaniu wejscia liczacego albo stosowac dwa ciagi impulsów sterujacych, odpowiednio zsynchro¬ nizowane w czasie. Najprostszy przypadek wyste¬ puje, gdy mamy do czynienia tylko z jednym cia¬ giem impulsów wejsciowych. Przy poprawnym prze¬ laczeniu przerzutnika ciagiem impulsów o okreslo¬ nej czestotliwosci przylozonym na wejsciu, przebieg sygnalu wyjsciowego jest w postaci ciagów impul¬ sów o wspólczynniku wypelnienia zblizonym do 0,5 i o czestotliwosci dwa razy mniejszej od czestotli¬ wosci impulsów wejsciowych. W ten sposób prze¬ rzutnik dziala jako tzw. „dwójka liczaca".Najprostsza powszechnie stosowana metoda sprawdzania poprawnosci takiego przelaczenia prze¬ rzutnika jest obserwacja i porównywanie przebie¬ gów obu ciagów impulsów — na wejsciu i wyjsciu, na ekranie oscyloskopu. Podstawowa wada tego spo¬ sobu jest koniecznosc albo jednoczesnej obserwacji obu przebiegów, co wymaga oscyloskopu z mozli¬ woscia obserwacji dwustrumieniowej, albo w przy¬ padku obserwacji jednego przebiegu wymaga bez- 65 2443 65 244 4 wzglednej oceny okresu ciagu impulsów wyjscio¬ wych z przerzutnika. Oprócz tego, w wielu przy¬ padkach szybkim zmianom stanów przerzutnika odpowiadaja na wyjsciach ciagi impulsów o szero¬ kosciach porównywalnych z czasami zboczy. W efek¬ cie uzyskuje sie impulsy odbiegajace w swym ksztalcie od prostokatnych, czesto o ksztalcie trój¬ katów, których poprawnosc trudno jest ocenic przy obserwacji na ekranie oscyloskopu, gdyz ze wzgledu na brak odcinków poziomych przebiegów miedzy impulsami lub na wierzcholkach impulsów trzeba mierzyc równiez amplitudy ogladanego przebiegu.Znany jest ogólnie sposób, pozwalajacy usunac wady wynikajace z koniecznosci bezposredniej oce¬ ny! Jzybkiego'^FzeJ^egu na wyjsciu przerzutnika.Polega oh na datszymr dzieleniu impulsów wyjscio¬ wych przy pomocy dodatkowego, poza badanym, prierzutoika* liczacym. Impulsy*otrzymane w wyniku dzielenia jako wolniejsze maja przebieg bardziej zblizony do prostokatnego i latwiej nadaja sie do obserwacji, jednak nadal potrzebny jest oscyloskop umozliwia¬ jacy dwustrumieniowe przedstawienie przebiegów lub dosc klopotliwe ocenianie okresu na podstawie jednego przebiegu.Celem wynalazku jest opracowanie ukladu umozli¬ wiajacego kontrole poprawnosci przelaczania bada¬ nego przerzutnika przy okreslonej czestotliwosci impulsów wejsciowych bez uzycia oscyloskopu, a przez to przyspieszajacego i ulatwiajacego badania przerzutników.Cel ten wedlug wynalazku zostal osiagniety w ten sposób, ze w ukladzie zawierajacym gene¬ rator ciagu impulsów sterujacych, którego wyjscie jest dolaczone do wejscia badanego przerzutnika, a do wyjscia tego przerzutnika jest dolaczone wejs¬ cie dzielnika czestotliwosci impulsów wyjsciowych, zastosowano drugi, wzorcowy dzielnik czestotliwosci, uklad porównujacy oraz generator zerujacy. Wejscie wzorcowego dzielnika czestotliwosci jest dolaczone do wyjscia generatora ciagu impulsów sterujacych, a jego wyjscie — do jednego wejscia ukladu po¬ równujacego. Do drugiego wejscia ukladu porównu¬ jacego dolaczone jest wyjscie dzielnika czestotli¬ wosci impulsów wyjsciowych. Natomiast wyjscie generatora zerujacego dolaczone jest do wejscia ge¬ neratora ciagu impulsów sterujacych, wejscia dziel¬ nika czestotliwosci impulsów wyjsciowych oraz do wejscia wzorcowego dzielnika czestotliwosci, a po¬ nadto do wejscia zerujacego zwykle wystepujacego w badanym przerzutniku.Zaleta przedstawionego ukladu jest to, ze dzieki zastosowaniu dzielników mozna kontrolowac prze- rzutniki przy uzyciu innych ukladów cyfrowych o tej samej klasie szybkosci,, a nawet wolniejszych.W podanym dalej przykladzie impulsy wejsciowe sa dzielone przez wzorcowy dzielnik czestotliwosci osiem razy. W zaleznosci od potrzeb ten stosunek podzialu moze byc mniejszy lub wiekszy.Dzieki eliminacji w ukladzie oscyloskopu obsluga urzadzenia staje sie prostsza i mniej pracochlonna.Wprowadzenie generatora zerujacego pozwala na niestosowanie w ukladzie specjalnych przycisków zerujacych obslugiwanych przez operatora. Obsluga ukladu moze ograniczac sie do podlaczania bada¬ nego przerzutnika i obserwacji stanów zarówek sygnalizacyjnych.Przedmiot wynalazku jest przedstawiony na przy¬ kladzie wykonania pokazanym na rysunku, na któ¬ rym fig. 1 przedstawia schemat blokowy ukladu do badan przerzutników, a fig. 2 przebiegi w poszcze¬ gólnych punktach tego ukladu.W ukladzie oprócz generatora 2 ciagu impulsów sterujacych, którego wyjscie jest dolaczone do wejs¬ cia badanego przerzutnika 1 i dzielnika 6 czestotli¬ wosci impulsów wyjsciowych, którego wejscie jest dolaczone do wyjscia badanego przerzutnika, zasto¬ sowany jest wzorcowy dzielnik czestotliwosci 4, uklad porównujacy 8 oraz generator zerujacy 3.Wejscie wzorcowego dzielnika czestotliwosci jest dolaczone do wyjscia generatora 2 ciagu impulsów sterujacych, a wyjscia (lub wyjscie) do wejsc (lub wejscia) ukladu porównujacego 8. Do innych wejsc (wejscia) ukladu porównujacego dolaczone sa wyjs¬ cia (wyjscie) dzielnika 6 czestotliwosci impulsów wyjsciowych.Wyjscie generatora zerujacego 3 dolaczone jest do wejsc generatora 2 ciagu impulsów sterujacych, dzielnika 6 czestotliwosci impulsów wyjsciowych, wzorcowego dzielnika czestotliwosci 4 oraz zwykle wystepujacego w badanym przerzutniku wejscia zerujacego.Dzialanie ukladu jest opisane nizej. Badany prze- rzutnik 1 i wzorcowy dzielnik czestotliwosci 4 sa sterowane tym samym ciagiem impulsów U2. Do obu wyjsc badanego przerzutnika 1 sa dolaczone obwody obciazajace 5. Dzielnik 6 impulsów wyjsciowych oraz wzorcowy dzielnik czestotliwosci 4 sa zbudo¬ wane z przerzutników, np. z wejsciami liczacymi.Stosunek podzialu czestotliwosci impulsów przez te dwa dzielniki jest taki, ze przy poprawnym przela¬ czaniu sie badanego przerzutnika przebiegi U5 i U5 na ich wyjsciach sa podobne. W przypadku wadli¬ wego przelaczania sie badanego przerzutnika, gdy np. nie przelacza sie wcale lub przelacza sie, lecz nie dzielac dokladnie czestotliwosci impulsów wejs¬ ciowych przez dwa, przebiegi na wyjsciach obu dzielników sa rózne.Zgodnosc przebiegów na wyjsciach dzielnika 6 czestotliwosci impulsów wyjsciowych oraz wzorco¬ wego dzielnika czestotliwosci 4 jest badana przy pomocy ukladu porównujacego 8. W sklad jego wchodza np. dwa elementy logiczne negacji iloczynu o zwartych ze soba wyjsciach.Niezgodnosc porównywanych przebiegów jest sygnalizowana zmiana stanu na wyjsciu ukladu po¬ równujacego 8.Generator zerujacy 3 dostarcza impulsów pomoc¬ niczych Ui o odpowiednio dobranej szerokosci i o czestotliwosci powtarzania,, co najmniej kilka¬ dziesiat razy mniejszej od czestotliwosci impulsów sterujacych U2. Impulsy te powoduja zatrzymanie generacji impulsów na wyjsciu generatora 2 ciagu impulsów sterujacych na przeciag kilku okresów, zeruja tj. sprowadzaja do okreslonego stanu przy¬ jetego za wyjsciowy, badany przerzutnik 1, zeruja dzielnik 6 czestotliwosci impulsów wyjsciowych oraz zeruja wzorcowy dzielnik czestotliwosci 4. Dzieki temu co okres generatora zerujacego 3 powtarza sie, poczynajac od okreslonych warunków poczatkowych, 10 15 20 25 30 35 40 45 50 55 605 65 244 6 cykl sprawdzania poprawnosci przelaczania bada¬ nego przerzutnika 1. Jesli w któryms z takich cy¬ klów wystapi pojedyncze zasygnalizowanie wadliwej pracy badanego przerzutnika wywolane zaklócenia¬ mi zewnetrznymi, to bedzie ono sygnalizowane zmiana stanu na wyjsciu ukladu porównujacego 8 tylko w tym cyklu.Zamiast generatora zerujacego 3 wyzej opisanego mozna zastosowac generator pojedynczego impulsu wyzwalany przez operatora przed rozpoczeciem kon¬ troli badanego przerzutnika 1.Uklad porównujacy 8 zawiera tez uklad formo¬ wania impulsów strobujacych 7 dostarczajacy ciagu impulsów U4 sterujacych elementy logiczne negacji iloczynów. Dzieki temu unika sie ujemnych skutków, które wynikaja z przesuniec wzgledem siebie zboczy porównywanych impulsów na wyjsciach dzielnika 6 czestotliwosci impulsów wyjsciowych oraz wzorco¬ wego dzielnika czestotliwosci 4.Uklad formowania impulsów strobujacych 7 moze byc wyzwalany zboczem impulsów U3 uzyskiwanych z wyjscia przedostatniego przerzutnika wzorcowego dzielnika czestotliwosci 4. Zapewnia to polozenie impulsu strobujacego w poblizu srodka porównywa¬ nych impulsów na wyjsciach dzielników, niezaleznie od czestotliwosci impulsów sterujacych badany przerzutnik, a wiec jest szczególnie istotne, gdy przewidywana jest zmiana czestotliwosci generatora 2 ciagu impulsów sterujacych przy pomiarze mak¬ symalnej . wartosci tej czestotliwosci dla przerzutnika lub gdy przy pomocy tego samego ukladu sa kon¬ trolowane przerzutniki przy róznych czestotliwos¬ ciach. Podobna korzysc mozna uzyskac dolaczajac wejscie ukladu formowania impulsów strobujacych 7 do wyjscia odpowiedniego przerzutnika w dziel¬ niku 6 czestotliwosci impulsów wyjsciowych.Do wyjscia ukladu porównujacego 8 moze byc dolaczone wejscie ukladu pamietajacego 9, np. zlo¬ zonego z dwóch elementów logicznych negacji ilo¬ czynów zamknietych w petle i tworzacych w ten sposób przerzutnik. Dzieki temu zapamietywany jest chwilowy stan wyjscia ukladu porównujacego, który moze byc sygnalizowany przez swiecenie sie jednej z dwóch zarówek 12 i 13, sterowanych z wyjsc ukladu pamietajacego poprzez uklady syg¬ nalizacji 10 i 11. Uklad pamietajacy 9 posiada do¬ datkowe wejscie, do którego jest dolaczone wejscie generatora zerujacego 3. Dzieki temu na poczatku 5 kazdego cyklu sprawdzanie poprawnosci przelacza¬ nia badanego przerzutnika 1, wyznaczonego przez okres generatora zerujacego 3, nastepuje ustawianie ukladu pamietajacego 9 w stanie odpowiadajacym sygnalizacji poprawnosci pracy badanego przerzut¬ nika 1, a impulsy przychodzace z ukladu porównu¬ jacego 8 w przypadku wadliwej pracy badanego przerzutnika 1 ustawiaja uklad pamietajacy w stanie odpowiadajacym sygnalizacji niepoprawnej pracy. PL

Claims (3)

  1. Zastrzezenia patentowe 1. Uklad do kontroli poprawnosci przelaczania przerzutnika przy okreslonej czestotliwosci impul¬ sów wejsciowych, w którym wejscie badanego przerzutnika jest dolaczone do wyjscia generatora ciagu impulsów sterujacych, a wyjscie do wejscia dzielnika czestotliwosci impulsów wyjsciowych, znamienny tym, ze zawiera wzorcowy dzielnik cze¬ stotliwosci (4), którego wejscie jest dolaczone do wyjscia generatora (2) ciagu impulsów sterujacych, uklad porównujacy (8), do którego wejsc sa dola¬ czone wyjscia dzielnika (6) czestotliwosci impulsów wyjsciowych i wzorcowego dzielnika czestotliwosci (4), oraz generator zerujacy (3), którego wyjscie jest dolaczone do wejscia generatora (2) ciagu impulsów sterujacych i do badanego przerzutnika (1), dziel¬ nika (6) czestotliwosci impulsów wyjsciowych oraz wzorcowego dzielnika czestotliwosci (4).
  2. 2. Uklad wedlug zastrz. 1, znamienny tym, ze uklad porównujacy (8) zawiera uklad formowania impulsów strobujacych (7), do którego wejscia do¬ laczone jest wyjscie dzielnika (6) czestotliwosci im¬ pulsów wyjsciowych lub wzorcowego dzielnika czestotliwosci (4).
  3. 3. Uklad wedlug zastrz. 1, znamienny tym, ze do wyjscia ukladu porównujacego (8) jest dolaczony uklad pamietajacy (9) o wejsciu, do którego jest dolaczone wyjscie generatora zerujacego (3). 15 20 25 30 3565 244 MKP G 01 r 31/28 Ati, ,tt* !*• n fr idy ?a# II t U U t fl [^ 1 n. t \ t fa.2 568 — LDA — 4.2.72 — 200 egz. Cena zl 10.— PL
PL132863A 1969-04-09 PL65244B1 (pl)

Publications (1)

Publication Number Publication Date
PL65244B1 true PL65244B1 (pl) 1972-02-29

Family

ID=

Similar Documents

Publication Publication Date Title
US6598192B1 (en) Method and apparatus for testing an integrated circuit
EP4152018A1 (en) Built in self test (bist) for clock generation circuitry
EP0918227A2 (en) Automatic circuit tester having a waveform acquisition mode of operation
JP3403814B2 (ja) 自己試験機能組込み型回路
US5663970A (en) Circuit and method for testing frequencies
JPS6029906B2 (ja) Lsi回路の交流性能の試験方法
PL65244B1 (pl)
US7482827B2 (en) Integrated circuit with testable clock circuits
EP1136832A2 (en) Monitored burn-in test system and monitored burn-in test method of microcomputers
SU1164636A1 (ru) Устройство дл разбраковки полупроводниковых диодов
SU439075A1 (ru) Устройство для проверки матриц коммутациина герконах
JPH07287052A (ja) スキャンパスを有する論理集積回路
SU1734076A1 (ru) Устройство дл контрол реле
SU530281A1 (ru) Устройство дл проверки целостности цепей
JPH0474978A (ja) テスト回路
SU982100A1 (ru) Устройство дл контрол пам ти
SU205137A1 (ru) Устройство для контроля правильности монтажа жгутов с разветвленными цепями
SU1067453A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU805497A1 (ru) Устройство контрол телеметрическихСуММиРующиХ СчЕТчиКОВ
SU694822A1 (ru) Устройство параметрического контрол интегральных схем
SU477413A1 (ru) Устройство дл формировани тестов
SU541124A2 (ru) Устройство дл измерени сдвига фаз
SU789857A1 (ru) Устройство дл измерени частоты
US3810015A (en) Sensitive wide band voltmeters
SU525096A1 (ru) Устройство дл контрол логических блоков