PL62439B1 - - Google Patents

Download PDF

Info

Publication number
PL62439B1
PL62439B1 PL133935A PL13393569A PL62439B1 PL 62439 B1 PL62439 B1 PL 62439B1 PL 133935 A PL133935 A PL 133935A PL 13393569 A PL13393569 A PL 13393569A PL 62439 B1 PL62439 B1 PL 62439B1
Authority
PL
Poland
Prior art keywords
input
oscilloscope
inputs
output
tested
Prior art date
Application number
PL133935A
Other languages
English (en)
Inventor
Bienkowski Kazimierz
Zabrodzki Jan
Original Assignee
Politechnika Warszawska
Filing date
Publication date
Application filed by Politechnika Warszawska filed Critical Politechnika Warszawska
Publication of PL62439B1 publication Critical patent/PL62439B1/pl

Links

Description

Opublikowano: 30.IV.1971 62439 KI. 42 d, 2/20 MKP G 01 d, 3/10 UKD Wspóltwórcy wynalazku: Kazimierz Bienkowski, Jan Zabrodzki Wlasciciel patentu: Politechnika Warszawska (Katedra Budowy Maszyn Matema¬ tycznych), Warszawa (Polska) Sposób otrzymywania charakterystyk przejsciowych wielowejsciowego ukladu elektrycznego z potencjalowym kodowaniem sygnalów oraz urzadzenie do stosowania tego sposobu Przedmiotem wynalazku jest sposób otrzymywania charakterystyk przejsciowych wielowejsciowego elek¬ trycznego ukladu logicznego z potencjalowym kodowa^ niem sygnalów oraz urzadzenie do stosowania tego spo¬ sobu.Znany sposób otrzymywania charakterystyk przejscio¬ wych ukladów elektrycznych ogranicza sie do otrzymy¬ wania charakterystyk przejsciowych jednowejsciowych ukladów elektrycznych. Polega on na wykorzystaniu ze¬ stawu konwencjonalnych urzadzen; generatora sygnalu którego wyjscie laczy sie tylko z jednym wejsciem bada¬ nego ukladu, zasilaczy wytwarzajacych napiecie zasila¬ jace badany uklad oraz oscyloskopu na którego jedno wejscie podawany jest przebieg z wyjscia generatora sygnalu wejsciowego dla badanego ukladu, a na drugie wejscie przebieg wyjsciowy z badanego ukladu.Celem wynalazku jest opracowanie sposobu otrzymy¬ wania charakterystyk przejsciowych wielowejsciowych ukladów logicznych z potencjalowym kodowaniem syg¬ nalów oraz urzadzenie do stosowania tego sposobu, któ¬ ry by umozliwial otrzymanie wszystkich teoretycznie mozliwych charakterystyk przejsciowych ukladu wielo¬ wejsciowego.Sposób wedlug wynalazku polega na tym, ze na jedno • z wejsc oscyloskopu podaje sie przebiegi jednego z syg¬ nalów wejsciowych ukladu badanego, a na drugie wej¬ scie oscyloskopu podaje sie przebieg wyjsciowy bada¬ nego ukladu. Na wejscia badanego ukladu podaje sie równoczesnie kombinacje okresowych sygnalów zmien¬ nych (sinusoidalnych, trapezoidalnych, pilowych itd.) 10 15 20 25 St) oraz sygnalów stalych, których poziom odpowiada w szczególnym wypadku logicznemu zeru lub logicznej je¬ dynce. Do pobudzania wejsc ukladu badanego wykorzy¬ stuje sie dwa okresowe przebiegi zmienne, bedace wzgledem siebie w przeciwfazie, przy czym kazdy z nich ma niezaleznie regulowany poziom odniesienia. Na do¬ wolne wejscie badanego ukladu podaje sie jeden z do¬ wolnych przebiegów zmiennych lub napiecie stale.Urzadzenie do stosowania sposobu wedlug wynalazku polega na tym, ze wyjscie generatora przebiegów okre¬ sowych polaczone jest z wejsciem ukladu symetrycznego odwracacza fazy, a wyjscia ukladu symetrycznego od¬ wracacza fazy polaczone sa z wejsciami ukladów prze¬ suwania poziomów przebiegów okresowych, których wyj¬ scia sa polaczone z wejsciami matrycy dekodujacej. Do innych wejsc matrycy dekodujacej dolaczone sa wyjscia ukladu zasilaczy 7.Wyjscia matrycy dekodujacej sa polaczone z wejscia¬ mi ukladu badanego. Jedno z wejsc ukladu badanego jest polaczone z wejsciem toru odchylania poziomego oscyloskopu 9, natomiast wyjscie ukladu badanego jest polaczone z wejsciem toru odchylania pionowego oscy¬ loskopu.Oscyloskop posiada tory wzmacniajace zapewniajace identyczne odchylanie plamki na ekranie w dwu wza¬ jemnie prostopadlych kierunkach.Wejscie ukladu modulacji jasnosci polaczone jest z wyjsciem generatora przebiegów okresowych a wyjscie ukladu modulacji jasnosci jest polaczone z wejsciem *24393 62439 4 oscyloskopu modulujacym jasnosc plamki na ekranie oscyloskopu, Wejscie bloku obciazenia jest polaczone z wyjsciem ukladu badanego. Wyjscia ukladów zasilania sa pola¬ czone z zaciskami zasilania ukladu badanego.Przyklad urzadzenia wedlug wynalazku zostanie obja¬ sniony na podstawie rysunku. Uklad badany 1 zasilany jest z ukladów zasilania 2 dostarczajacych napiec zasila¬ jacych o zadanych wartosciach. Na wejscia xi (i = l,2,...,n) ukladu badanego 1 podawana jest kombi¬ nacja przebiegów okresowych i napiec stalych o pozio¬ mach odpowiadajacych w szczególnym wypadku logicz¬ nemu zeru lub logicznej jedynce. Do wybierania kombi¬ nacji sygnalów wejsciowych Xi (i = 1,2,...,m) ukladu ba¬ danego 1 sluzy matryca dekodujaca 3. Umozliwia ona jednoczesne podanie na wszystkie wejscia Xi (i = 1,2,... ...,n) ukladu badanego 1 dowolnej kombinacji przebie¬ gów zmiennych albo jednego z napiec stalych w szcze¬ gólnym wypadku odpowiadajacych logicznemu zeru lub logicznej jedynce.Napiecia zmienne sluzace do pobudzania ukladu ba¬ danego 1 wytwarzane sa przez generator przebiegów okresowych 4. Po przejsciu przez uklad symetrycznego odwracacza fazy 5 uzyskuje sie dwa przebiegi okresowe bedace w przeciwfazie, których poziomy potencjalów odniesienia moga byc regulowane plynnie w zakresie od napiec ujemnych do dodatnich poprzez uklady przesu¬ wania poziomów 6a i 6b.Napiecia stale sluzace do pobudzania ukladu badane¬ go 1 odpowiadajace w szczególnym wypadku logiczne¬ mu zeru lub logicznej jedynce sa wytwarzane przez uklad zasilaczy 7.Blok obciazenia 8 ukladu badanego 1 umozliwia sy¬ mulacje obciazenia typu emisyjnego lub absorbcyjnego oraz regulowanie jego wielkosci.W celu uzyskania charakterystyki przejsciowej ukladu badanego 1 jeden ze zmiennych w czasie sygnalów wej¬ sciowych Xi( i = l,2,...,m) ukladu badanego 1 podaje sie na wzmacniacz odchylania poziomego oscyloskopu 9, a przebieg wyjsciowy y ukladu badanego 1 podaje sie na wzmacniacz odchylania pionowego oscyloskopu 9.Uklad modulacji jasnosci 10 umozliwia wygaszanie badz rozjasnianie odpowiedniego wycinka przebiegu ba¬ danego, co pozwala stwierdzic, czy dany fragment prze¬ biegu odpowiada narastaniu czy opadaniu odpowiednie¬ go przebiegu wejsciowego ukladu badanego 1. PL

Claims (10)

  1. Zastrzezenia patentowe 1. Sposób otrzymywania charakterystyk przejscio¬ wych wielowejsciowego ukladu elektrycznego z poten¬ cjalowym kodowaniem sygnalów na ekranie oscylosko¬ pu znamienny tym, ze na co najmniej jedno z wejsc oscyloskopu (9) podaje sie przebieg sygnalu podawane¬ go, równiez na jedno z wejsc (x0 ukladu badanego (1), a na drugie wejscie oscyloskopu (9) podaje sie przebieg, wyjsciowy tego ukladu.
  2. 2. Sposób wedlug zastrz. 1 znamienny tym, ze na wszystkie wejscia badanegoi ukladu (1) podaje sie równo- 5 czesnie kombinacje skladajaca sie z okresowych sygna¬ lów zmiennych oraz sygnalów stalych, których poziom odpowiada w szczególnym wypadku logicznemu zeru lub logicznej jedynce.
  3. 3. Sposób wedlug zastrz. 1—2 znamienny tym, ze do pobudzania wejsc ukladu badanego (1) wykorzystuje sie dwa okresowe przebiegi zmienne bedace wzgledem sie¬ bie w przeciwfazie.
  4. 4. Sposób wedlug zastrz. 1—3 znamienny tym, ze do pobudzania wejsc ukladu badanego (1) wykorzystuje sie okresowe przebiegi zmienne o zmiennym regulowa¬ nym poziomie odniesienia.
  5. 5. Sposób wedlug zastrz. 1—4 znamienny tym, ze na dowolne wejscie (xi) badanego ukladu (1) podaje sie jeden z dowolnych przebiegów zmiennych lub napiecie stale odpowiadajace w szczególnosci poziomom logicz¬ nego zera lub logicznej jedynki.
  6. 6. Urzadzenie do stosowania sposobu wedlug zastrz. 1—5 znamienne tym, ze zawiera generator przebiegów okresowych (4), którego wyjscie polaczone jest z wej¬ sciem ukladu symetrycznego odwracacza fazy (5), a wyj¬ scia ukladu symetrycznego odwracacza fazy (5) polaczo¬ ne sa z wejsciami ukladów przesuwania poziomów (6a) i (6b) natomiast wyjscia z ukladów przesuwania pozio¬ mów (6a) i (6b) oraz wyjscia ukladu zasilaczy (7) pola¬ czone sa z wejsciami matrycy dekodujacej (3), zas wyj¬ scia z matrycy dekodujacej (3) polaczone sa z wejsciami (xi) ukladu badanego (1), przy czym jedno z tych wejsc (xi) ukladu badanego (1) jest polaczone z wejsciem toru odchylania poziomego oscyloskopu (9), natomiast wyj¬ scie (y) ukladu badanego (1) jest polaczone z wejsciem toru odchylania pionowego oscyloskopu (9).
  7. 7. Urzadzenie wedlug zastrz. 6 znamienne tym, ze oscyloskop (9) posiada tory wzmacniajace zapewniajace identyczne odchylanie plamki na ekranie w dwu wza¬ jemnie prostopadlych kierunkach.
  8. 8. Urzadzenie wedlug zastrz. 6 i 7 znamienne tym, ze zawiera uklad modulacji jasnosci (10) zapewniajacy wy¬ gaszanie lub rozjasnianie okreslonego odcinka charakte¬ rystyki przejsciowej ogladanej na ekranie oscyloskopu (9), przy czym wejscie ukladu modulacji jasnosci (10) polaczone jest z wyjsciem generatora przebiegów okre¬ sowych (4) a wyjscie ukladu modulacji jasnosci (10) jest polaczone z wejsciem oscyloskopu (9) modulujacym jasnosc plamki na ekranie oscyloskopu (9).
  9. 9. Urzadzenie wedlug zastrz. 6—8 znamienne tym, ze zawiera blok obciazenia (8), którego wejscie jest pola¬ czone z wyjsciem (y) ukladu badanego (1).
  10. 10. Urzadzenie wedlug zastrz. 6—9 znamienne tym, ze w jego sklad wchodza uklady zasilania (2) których wyjscia sa polaczone z zaciskami zasilania (zj) (j = 1,2, ,...n) ukladu badanego (1). 15 20 25 30 35 40 45 50KI. 42 d, 2/20 62439 MKP G 01 d, 3/10 i-(iX-^) PL
PL133935A 1969-05-31 PL62439B1 (pl)

Publications (1)

Publication Number Publication Date
PL62439B1 true PL62439B1 (pl) 1971-02-27

Family

ID=

Similar Documents

Publication Publication Date Title
JPH04213212A (ja) 高速パターン発生器
CN110596568A (zh) 运放测试电路和系统
PL62439B1 (pl)
JPH0746127B2 (ja) 半導体試験装置
US3189747A (en) Circuit for controlling thyratron type devices either individually or as a group
KR101886804B1 (ko) 모듈러 멀티레벨 컨버터의 동작 확인 시험 장치 및 방법
CN211014537U (zh) 运放测试电路和系统
US3879651A (en) Undulator
KR920021995A (ko) Ic 시험장치
US7394234B2 (en) Power supply circuit and test apparatus
JPS6199876A (ja) Icテスタ−
SU746441A1 (ru) Устройство дл контрол статических параметров микросхем
Kherif et al. On the performance of a 21-level asymmetrical multilevel voltage inverter
JP2740167B2 (ja) 半導体集積回路の加速試験方法
JP3433568B2 (ja) 終端回路
SU641345A1 (ru) Устройство дл испытани вентил
Biswas et al. Harmonic reduction in single phase AC-AC converter
SU1023352A2 (ru) Устройство дл моделировани цепей электрических нагрузок
SU945765A1 (ru) Устройство дл электромагнитного контрол
DE102022133326A1 (de) Testanordnung zur emulation der phasenströme eines elektromotors und verfahren zum prüfen eines leistungselektronischen steuergeräts
Albatran et al. Switching function notation for hybrid 2D-3D space vector modulation
SU838679A1 (ru) Астатический импульсный стабилизаторпОСТО ННОгО НАпР жЕНи
SU932431A1 (ru) Устройство дл контрол стабилитронов
SU805478A1 (ru) Генераторное устройство
SU587571A1 (ru) Устройство контрол проводимости тиристоров реверсивного преобразовател частоты