Pierwszenstwo: Opublikowano: 23.111.1968 (P 125 981) 10.VH.1970 60009 KI. 74 b, 5/01 MKP G 08 c UKD nw Twórca wynalazku: mgr inz. Natalia Niewierowicz Wlasciciel patentu: Politechnika Lódzka (Katedra Maszyn Elektrycz¬ nych i Transformatorów), Lódz (Polska) Tranzystorowy uklad opózniajacy sygnalizacje przerwy w obwodzie zasilajacym lub spadek napiecia ponizej zadanej wartosci Przedmiotem wynalazku jest tranzystorowy uklad opózniajacy sygnalizacje w obwodzie zasi¬ lajacym lub spadek napiecia ponizej zadanej war-' tosci.Znane uklady opózniajace realizujace opóznienia rzedu kilku do kilkunastu sekund sa dosc skom¬ plikowane i posiadaja znaczne wymiary co ogra¬ nicza ich zakres stosowania.Realizuja one nadto opóznienia jedynie przy ciaglym wystepowaniu napiecia zasilajacego.Celem wynalazku jest opracowanie ukladu opóz¬ niajacego sygnalizacje przerwy w obwodzie zasila¬ jacym lub spadek napiecia ponizej zadanej war¬ tosci trwajacej dluzej niz kilka lub kilkanascie se¬ kund, przy czym uklad zasilany jest z tego same¬ go zródla, a ponadto posiada niewielkie wymiary.Zgodnie z wynalazkiem cel ten osiagnieto w ten sposób, ze uklad opózniajacy zaopatrzony jest w mostek, którego ramiona tworza trzy oporniki i dioda Zenera, zasilany z obwodu pradu stalego przez szeregowo zalaczone diode wejsciowa i rów¬ nolegle polaczony kondensator wejsciowy. W prze¬ katnej mostka umieszczony jest tranzystor, wla¬ czony w kierunku nieprzewodzenia, którego ko¬ lektor polaczony jest ze wzmacniaczem polaczo¬ nym równolegle z kondensatorem zalaczonym sze¬ regowo poprzez diode z obwodem zasilajacym.Wyjscie wzmacniacza polaczone jest z cewka prze¬ kaznika sygnalizujacego przerwe w obwodzie za¬ silajacym lub spadek napiecia ponizej zadanej war- 10 15 20 25 30 2 tosci z opóznieniem zaleznym od wartosci para¬ metrów ukladu.Przyklad wykonania ukladu wedlug wynalazku zostal pokazany na rysunku.Tranzystorowy uklad opózniajacy zbudowany jest na zasadzie mostka, ramiona którego tworza trzy oporniki 1, 2, 3 i dioda Zenera 4, zasilanego z obwodu pradu stalego poprzez szeregowo zala¬ czona diode wejsciowa 5 i równolegle podlaczony kondensator wejsciowy 6.W przekatnej mostka umieszczony jest tranzy¬ stor 7, wlaczony w kierunku nieprzewodzenia, ko¬ lektor którego polaczony jest ze wzmacniaczem skladajacym sie z wtórnika emiter owego 8 i tran¬ zystora wzmacniajacego 9.Kolektor tranzystora wzmacniajacego 9 polaczo¬ ny jest z elementem pradowym sygnalizujacym opóznienie na przyklad cewka przekaznika 10.Równolegle do wzmacniacza podlaczony jest kon¬ densator 11, który jest z kolei polaczony szeregowo poprzez diode 12, uniemozliwiajaca rozladowanie kondensatora 11 przez elementy mostka, z obwodem zasilajacym.Zasada dzialania tranzystorowego ukladu opóz¬ niajacego wedlug wynalazku na przyklad po za¬ niku napiecia zasilania polega na wykorzystaniu procesu rozladowania kondensatora wejsciowego 6 poprzez elementy mostka, które zostaly dobrane w taki sposób, ze w chwili zaniku napiecia zasilaja¬ cego, tranzystor 7 jest wlaczony w kierunku nie- 6000960009 przewodzenia. Po zaniku napiecia wskutek rozla¬ dowywania sie kondensatora wejsciowego 6 po¬ przez elementy mostka, napiecie zasilajace mostek maleje w wyniku czego po pewnym czasie zmienia sie kierunek napiecia emiter — baza tranzystora 7.Wówczas tranzystor 7 spolaryzowany jest w kie¬ runku przewodzenia i przez wtórnik emiterowy 8 plynie prad do obwodu bazy tranzystora wzmacnia¬ jacego 9, polaryzujac ten tranzystor w kierunku przewodzenia. Od tego momentu nastepuje rozlado¬ wanie kondensatora 11 przez tranzystor wzmacnia¬ jacy 9 wzmacniacza i cewke przekaznika 19. Gdy wielkosc pradu plynacego przez cewke przekazni¬ ka 19 osiagnie wartosc pradu zadzialania przekaz¬ nika, styki przekaznika zostana zwarte sygnalizujac zanik lub obnizenie napiecia w obwodzie zasilaja¬ cym po okreslonym czasie t, zaleznym od paramet¬ rów ukladu. 15 PLPriority: Published: 23.11.1968 (P 125 981) 10.VH.1970 60009 IC. 74 b, 5/01 MKP G 08 c UKD nw Inventor: mgr inz. Natalia Niewierowicz Patent owner: Lodz University of Technology (Department of Electrical Machines and Transformers), Lodz (Poland) Transistor circuit delay signaling a power outage or a voltage drop The subject of the invention is a transistor circuit delaying the signaling in the power supply circuit or voltage drop below a given value. Known delay systems implementing delays of a few to several seconds are quite complex and have large dimensions, which limits their scope Moreover, they only realize delays when the supply voltage is present continuously. The aim of the invention is to develop a system that delays the signaling of an interruption in the supply circuit or that the voltage drops below a given value for more than a few or several seconds, while the system is powered by it is from the same source and, moreover, has small dimensions according to the invention, this object is achieved in that the delay circuit is provided with a bridge, the arms of which are formed by three resistors and a zener diode, fed from a direct current circuit by an input diode connected in series and an input capacitor connected in parallel. In the diagonal bridge there is a transistor, switched on in the direction of non-conductivity, the collector of which is connected to the amplifier connected in parallel with the capacitor connected in series through a diode to the power supply circuit. The output of the amplifier is connected to the coil of the signaling switch. a break in the power supply circuit or a voltage drop below the set value with a delay depending on the value of the system parameters. An example of the system implementation according to the invention is shown in the drawing. The transistor delay system is built on the principle of a bridge, arms consisting of three resistors 1, 2, 3 and a zener diode 4, supplied from the DC circuit through a series connected input diode 5 and a parallel connected input capacitor 6. A transistor 7 is placed in the diagonal of the bridge, switched in the non-conductive direction, A lector which is connected to an amplifier consisting of an emitter follower 8 and a transistor amplifies Jack 9. The collector of the amplifying transistor 9 is connected to a current element signaling a delay, for example, a relay coil 10. A capacitor 11 is connected in parallel to the amplifier, which is connected in series through a diode 12, preventing the discharge of the capacitor 11 by the bridge elements, The principle of operation of the transistor delay system according to the invention, for example after a power failure, consists in using the process of discharging the input capacitor 6 through the bridge elements, which have been selected in such a way that at the moment of the supply voltage failure, the transistor 7 is turned on in the non-forward direction. After the voltage decay due to the discharge of the input capacitor 6 through the bridge elements, the voltage supplying the bridge decreases, as a result of which, after some time, the voltage direction of the emitter - the base of the transistor 7 changes. the emitter 8 current flows to the base circuit of amplifier transistor 9, biasing this transistor in the forward direction. From that moment, the capacitor 11 is discharged through the amplifying transistor 9 of the amplifier and the relay coil 19. When the current flowing through the relay coil 19 reaches the value of the relay operating current, the relay contacts will be closed, signaling a loss or reduction in voltage in the circuit after a certain time t, depending on the parameters of the system. 15 PL