Pierwszenstwo: Opublikowano: 30.IV.1966 (P 114 341) 5.IL1970 58709 KI. 21 a1, 37/64 MKP G 1 lllbLlOTEKAI Wspóltwórcy wynalazku: mgr inz. Zbigniew Krukowski, mgr inz. Je¬ rzy Pacholarz Wlasciciel patentu: Wroclawskie Zaklady Elektroniczne „Elwro", Wroc¬ law (Polska) Dynamiczny zespól rejestrów Przedmiotem wynalazku jest dynamiczny zespól rejestrów z szeregowym odczytem i zapisem zbudo¬ wany na pamieciowych rdzeniach magnetycznych.Jest on przeznaczony do przechowywania infor¬ macji cyfrowej na dowolny przeciag czasu, przy czym szczególnie nadaje sie do zastosowania jako rejestr operacyjny i posredniczacy w elektronicz¬ nych maszynach kalkulacyjnych.W niektórych maszynach kalkulacyjnych do przechowywania informacji cyfrowej zamiast re¬ jestru wykorzystuje sie znana pamiec ferrytowa.Inne znane rozwiazania rejestrów zwiazane sa scisle z technika realizacji urzadzen cyfrowych, w których dane rejestry maja byc zastosowane. Tak np. dla techniki statycznej konstrukcja rejestrów oparta jest na przerzutnikach bistabilnych, dla techniki dynamicznej konstrukcja rejestrów oparta jest na przerzutnikach dynamicznych. W wypadku techniki magnetycznej rejestry skonstruowane sa ze wzmacniaczy magnetycznych.Znane wymienione uklady rejestrów sa znacznie skomplikowane konstrukcyjnie, zajmuja duzo miejsca, pobieraja znaczna moc i sa drogie.Pojedyncza informacja binarna przechowywana jest w ogniwach skladajacych sie z rozbudowanego ukladu elektronicznego majacego przez to duza zawodnosc.W przypadku wykorzystania znanych ukladów pamieci ferrytowej przesuwanie informacji wy¬ maga dodatkowych zewnetrznych ukladów logicz- 10 15 20 30 2 nych pogarszajacych opisywane parametry. Celem wynalazku jest konstrukcja taniego, niezawodne¬ go, o nieduzych gabarytach i pobierajacego mala moc ukladu przechowywania duzej ilosci infor¬ macji, przy jednoczesnym zachowaniu typowych cech rejestrów; z zastosowaniem miedzy innymi do budowy elektronicznych kalkulatorów.Cel ten zostal osiagniety przez zastosowanie ukladu wybierania wspólnego' dla wszystkich re¬ jestrów, umozliwiajacego kolejne wybieranie tych samych ogniw równoczesnie dla wszystkich reje¬ strów oraz ukladu sterowania krazeniem i przesu¬ waniem informacji, jak równiez wzmacniaczy od¬ czytu i wzmacniaczy zapisu.Zespól rejestrów sklada sie z pojedynczych ogniw w postaci rdzeni pamieciowych o prostokat¬ nej petli histerezy, przez które przechodza poje¬ dyncze uzwojenia laczace je z ukladami odczytu zapisu i ukladu wybierania wspólnego dla dowol¬ nej ilosci ogniw, który zrealizowany jest w postaci linii opózniajacej, zbudowanej z tranzystorowych impulsowych wzmacniaczy magnetycznych, które umozliwiaja przesuniecia i krazenie informacji po¬ przez odpowiednie pogrupowanie ich i sterowanie poszczególnych grup wzmacniaczy magnetycznych ciagami impulsów emiterowych z jednoczesnym wykonaniem dwukrotnego cyklu odczyt — zapis, w podstawowym okresie pracy rejestru.Zasadnicze korzysci techniczne dynamicznego zespolu rejestrów bedacego przedmiotem wynalaz- 5870958709 3 ku, to znaczne zmniejszenie ilosci podzespolów przez zastapienie wieloelementowych ukladów elektronicznych pojedynczym rdzeniem ferryto¬ wym o duzym stopniu niezawodnosci, co wprowa¬ dza miniaturyzacje, obnizenie kosztów i zmniej¬ szenie mocy. Jest on szczególnie korzystny, ponie¬ waz powiekszenie zespolu rejestrów nastepuje je¬ dynie przez wzrost ilosci tanich i niezawodnych rdzeni ferrytowych, przy minimalnym wzroscie pozostalych ukladów.Przyklad wykonania dynamicznego zespolu reje¬ strów wedlug wynalazku zostanie wyjasniony na podstawie rysunku, na którym fig. 1 przedstawia blokowy uklad zespolu rejestrów, fig. 2 — sche¬ mat zespolu rejestrów z liniowym wybieraniem ogniw, fig. 3 — schemat zespolu rejestrów z koin¬ cydencyjnym wybieraniem ogniw, a fig. 4 przed¬ stawia wykaz symboli graficznych funktorów lo¬ gicznych, ukladów elektronicznych i przebiegów czasowych. Zespól rejestrów wedlug wynalazku o liniowym ukladzie wybierania (fig. 1 i 2) ma reje¬ stry 1 skladajace sie z pojedynczych elementów pamieciowych o prostokatnej petli histerezy (rdzen ferrytowy lub rdzen z tasm cienkich). Kazde ogni¬ wo rejestru sklada sie z rdzenia uzwojen wybie¬ rania odczytu i zapisu.Uklad wybierania 2 dynamicznego zespolu reje¬ strów z liniowym wybieraniem ogniw jest zbudo¬ wany z okreslonej ilosci tranzystorowo-magne- tycznych wzmacniaczy impulsowych. Pojedynczy wzmacniacz zbudowany jest z tranzystora, rdzenia przelaczajacego Tr o prostokatnej petli histerezy i obwodu przekazujacego. Uklad sterowania kra¬ zeniem i przesuwaniem 3 wytwarza trzy ciagi im¬ pulsów emiterowych JE przesunietych wzgledem siebie. Uklad odczytu 4 sklada sie ze wzmacniaczy impulsowych, przerzutnika oraz sterujacych ukla¬ dów logicznych. Uklad zapisu 5 stanowia wzmac¬ niacze impulsowe i uklady logiczne sluzace do re¬ generacji informacji odczytanej, wzglednie do za¬ pisania nowej.Podstawa pracy dynamicznego "zespolu rejestrów jest uklad wybierania 2, w którym stan „jedynki" w sposób szeregowy przemieszcza sie cyklicznie, od najmlodszych do najstarszych bitów. Przemiesz¬ czanie sie „jedynki" w ukladzie tranzystorowych wzmacniaczy" impulsowych z transformatorem przelaczajacym Tr o prostokatnej petli histerezy wykorzystywane jest do uzyskiwania pradów od¬ czytu i zapisu dla poszczególnych ogniw rejestrów.Opóznienie w ukladzie wybierania zespolu reje¬ strów uzyskuje sie przez zastosowanie elementu pamietajacego (pojemnosci C w obwodzie bazy) transformatora przelaczajacego Tr o prostokatnej petli histerezy oraz impulsów emiterowanych JE podawanych równolegle na emitery wszystkich wzmacniaczy. Impulsy emiterowane JE uzyskuje sie z licznika pierscieniowego 6 (modulo 3) stero¬ wanego czestotliwoscia dwukrotnie wieksza od cze¬ stotliwosci podstawowej 2P.Przemieszczanie sie „jedynki" w ukladzie wy¬ bierania zespolu rejestrów pozwala uzyskiwac sze¬ regowy odczyt równoczesnie na kolumnie ogniw n rejestrów.Napiecie uzyskiwane z przemagnesowania sie rdzeni pojedynczych elementów pamieciowych ze¬ spolu ogniw rejestrów 1 zostaje wzmocnione wzmacniaczami odczytów O, a nastepnie iloczyno- 5 wane z negacja informacji o przesuwaniu reje¬ strów od 1 do n, oznaczonych Pr 1 do Pr n, dostar¬ czana ze sterowania i druga faza czestotliwosci podstawowej FII.Ziloczynowane przebiegi podaje sie na przerzut- io niki, które sa zerowane poprzez sume przebiegów konca pierwszej i drugiej fazy KF I i KF II.Z wyjscia przerzutnika uzyskuje sie informacje zewnetrzna Jnz, która moze byc ponownie zapisa¬ na poprzez uklad zapisu 5. Informacje o przesu- 15 waniu zawartosci dowolnego rejestru oznaczona Pr 1 -h Pr n uzyskuje sie z centralnego sterowa¬ nia. Po kazdym odczycie nastepuje zapis informa¬ cji odczytanej Jhz, wzglednie zapisanie nowej in¬ formacji Jzz, indywidualnie dla kazdego ogniwa 20 zespolu ogniw rejestrów, poprzez podanie infor¬ macji zaipisu rejestrów dla rejestrów od 1-rn, oznaczonej Zr 1 -=- Zr n.Zapisanie informacji uzyskuje sie przez szere¬ gowe sterowanie wzmacniaczem zapisu informacji 25 Z. Do ponownego przemagnesowania rdzenia prze¬ laczajacego Pr wykorzystuje sie impulsy-kasuja¬ ce Jk.Do przesuwania zawartosci rejestrów w prawo wykorzystuje sie dwufazowa prace, czyli w jed- 30 nym okresie czestotliwosci podstawowej wykona¬ nie dwóch cykli „odczyt — zapis" na dwóch róz¬ nych ogniwach rejestru i rozdzielenie sasiednich tranzystorowych wzmacniaczy impulsowych odpo¬ wiednim ciagiem impulsów emiterowanych Je. 35 Przesuniecie jednego bitu wykonuje sie w ten sposób, ze czytana informacje w pierwszej fazie F I z bitu „K" zapisujemy na bit „K — 1" w dru¬ giej fazie F II, przy czym by nie nastapil równo¬ czesny odczyt bitu „K + 1" impulsy emiterowe JE 40 sa na zadanych wzmacniaczach impulsowych prze¬ suniete o pól okresu czestotliwosci podstawowej P.Przerzutnik przesuwanego rejestru w ukladzie odczytu jest „zapalany" jedynie w pierwszej fazie F I, przy czym druga faza jest blokowana poprzez 45 iloczyn Pr 1 -5- n i F II. Zerowanie przerzutnika odbywa sie koncem fazy drugiej KF II przy blo¬ kadzie konca fazy pierwszej KF I.Zapis przesuwanej informacji wykonuje sie je¬ dynie w fazie drugiej Fil blokujac zapis do reje- 50 stru w fazie pierwszej F I, poprzez zanegowany iloczyn Pr 1 -5- n i F I.Ogniwa rejestrów, w których nie zadamy prze¬ suwania, pracuja z czestotliwoscia dwa razy wyz¬ sza, czyli w pierwszej i drugiej fazie odbywa sie 55 pelny cykl ,,odczyt — zapis".Podzial impulsów emiterowanych JE na trzy grupy umozliwia uzyskanie przesuniec 0, 1, 4, 7, 10, 13, 16 bitów. Podzial impulsów emitero¬ wanych na inne grupy umozliwia uzyskanie do- 60 wolnych przesuniec.Na fig. 3 jest przedstawiony uklad dynamiczne¬ go zespolu rejestrów z koincydencyjnym ukladem wybierania.Istotna,^róznica miedzy ukladem dynamicznego 65 zespolu rejestrów o liniowym ukladzie wybierania58709 a ukladem dynamicznego zespolu rejestrów o ko¬ incydencyjnym ukladzie wybierania polega na in¬ nym rozwiazaniu ukladu wybierania 2, ukladu sterowania krazeniem i przesuwaniem 3 oraz na wprowadzeniu czwartego uzwojenia na rdzeniach pamieciowych zespolu ogniw rejestru 1.Uklad wybierania 2 dynamicznego zespolu reje¬ strów o koincydencyjnym wybieraniu ogniw (fig. 3) opiera sie na pracy licznika binarnego 7, majacego tyle róznych stanów stabilnych, ile jesf ogniw w rejestrze.Licznik binarny 7 jest napedzany przebiegiem o czestotliwosci podstawowej P. Kolejne stany licz¬ nika doszyfrowane sa wspólrzednosciowe w taki sposób, aby zapewnic wybieranie kolejnych ogniw rejestru 1 umieszczonych w kwadratowej matrycy.W pierwszej kolejnosci wybrane sa rzedy e i ko¬ lejno kolumny a, b, c, d. Nastepnie wybrane sa rzedy f i powtórnie kolumny a, b, c, d. Cykl po¬ wtarza sie analogicznie dla nastepnych rzedów. Po wybraniu ostatnich rzedów i kolumn d; proces wy¬ bierania powtarza sie zaczynajac znów od rzedów e i kolumn a, b, c, d.Uklad sterowania przesuwaniem 3 realizowany jest w ten sposób, ze wybrany stan deszyfratora 2 w postaci ziloczynowanej z FI i FII podany jest jednoczesnie na dwa odpowiadajace danemu prze¬ sunieciu wzmacniacze dwustanowe. Wzmacniacze te wybieraja dwa rózne ogniwa z zespolu ogniw rejestru 1, przy czym jeden wzmacniacz wybiera w fazie pierwszej F I, a drugi wzmacniacz w fazie drugiej F II.W kazdej fazie wystepuje pelny cykl „odczyt — zapis". Realizacja ukladu odczytu 4 i ukladu 15 25 30 35 6 zapisu 5 jest funkcjonalnie identyczna z opisanymi ukladami odczytu zapisu dynamicznego zespolu re¬ jestrów z liniowym wybieraniem. PL