PL58243B1 - - Google Patents

Description

Pierwszenstwo: Opublikowano: 25.IX.1969 58243 KI. 42 m\ 7/50 MKP G 06 f %\fO CZYTELNIA idu Polenloweo^ |KCZ16C* = -<| !• Twórca wynalazku: mgr inz. Adam Poczatek Wlasciciel patentu: Wroclawskie Zaklady Elektroniczne „Elwro", Wro¬ claw (Polska) Sumator elektronicznych maszyn cyfrowych i Przedmiotem wynalazku jest sumator elektro¬ nicznych maszyn cyfrowych.W sumatorach równoleglych glównym proble¬ mem jest czas propagacji przeniesien i ilosc ele¬ mentów logicznych przypadajacych na Jedno og- 6 niwo sumatora.W znanych rozwiazaniach ukladowych sumato¬ rów równoleglych opartych na elementach negu¬ jacych, realizacja przeniesienia w jednym ogniwie sumatora wymagala dwu elementów logicznych M (przeniesienia i nieprzeniesienia) dla realizacji sumy i przeniesienia w nastepnym ogniwie. Po¬ niewaz elementy te byly polaczone szeregowo, czas propagacji przeniesienia poprzez jedno og¬ niwo sumatora dwukrotnie przewyzszal czas u opóznienia jednego elementu logicznego.Celem wynalazku jest realizacja przeniesienia w jednym ogniwie sumatora za posrednictwem ^ tylko jednego elementu logicznego.Cel ten zostal osiagniety przez polaczenie wyjs- n cia elementu realizujacego przeniesienie z danego ogniwa sumatora na ogniwo nastepne, z wejs¬ ciem elementu realizujacego sume arytmetyczna w danym ogniwie sumatora, oraz z Wejsciami ele¬ mentu realizujacego sume arytmetyczna w na- n stepnym ogniwie sumatora, oraz z wejsciami ele¬ mentu realizujacego przeniesienie z nastepnego ogniwa sumatora.Zastosowanie wynalazku umozliwia dwukrotne zmniejszenie czasu propagacji przeniesienia po- so przez jedno ogniwo sumatora i wyeliminowanie jednego elementu logicznego w kazdym ogniwie sumatora.Wynalazek zostanie blizej objasniony na przy¬ kladach wykonania przedstawionych na rysunku, na którym fig. 1 przedstawia jeden przyklad wy¬ konania wynalazku, zas fig. 2 przedstawia drugi przyklad wykonania tego samego wynalazku.Przyjete na figurach symbole elementów logicz¬ nych oznaczaja zanegowana sume iloczynów lo¬ gicznych.Kazdy element logiczny jest oznaczony przez numer wyjscia tego elementu.Poniewaz na obu figurach przedstawiono rów¬ nowazne przyklady wykonania tego samego wy¬ nalazku, odpowiadajace sobie numery punktów polaczeniowych na obu figurach sa identyczne.Na obu figurach przedstawiono dwa ogniwa sumatora równoleglego, skladajacego sie z dowol¬ nej parzystej liczby ogniw. Wejscia na pierwsze ogniwo sa oznaczone jako Al i BI, zas wyjscie z pierwszego ogniwa jest oznaczone jfcko 61. Wej¬ scia na drugie ogniwo sa oznaczone jako A2 i B2, zas wyjscie z drugiego ogniwa jest oznaczone jako S2. Przeniesienie arytmetyczne z poprzednich ogniw sumatora na ogniwo pierwsze jest ozna¬ czone jako Cp.Przeniesienie arytmetyczne z ogniwa pierwsze¬ go na ogniwo drugie jest oznaczone jako C p_|_t 5S24358243 Przeniesienie arytmetyczne z ogniwa drugiego na ogniwo nastepne sumatora jest oznaczone jako CP+2 Negacja odpowiednich oznaczen polega na umie¬ szczeniu kreski nad symbolem oznaczenia. 5 Na fig. 1 negacja sumy iloczynów 39 realizuje róznice symetryczna wejsc Al i BI.Na wyjsciu tej negacji 39 mamy zatem róznice symetryczna wejsc, oznaczona jako rii Ti =AlBlVAlBl, 10 zas na wyjsciu negacji 49 mamy równowaznosc wejsc, oznaczona jako r^ Tt = A1B1VA1BL Negacja sumy iloczynów 89 realizuje róznice symetryczna wejsc A2 i B2.Na wyjsciu tej negacji 89 mamy zatem róznice symetryczna wejsc, oznaczona jako r2: r2 = A2B2VA2B2, zas na wyjsciu negacji 99 mamy równowaznosc wejsc, oznaczona jako r2: ^ = A2B2VA2"B2^ Na wejsciach negacji sumy iloczynów 09 reali¬ zuje sie przeniesienie arytmetyczne z pierwszego ogniwa sumatora na drugie ogniwo sumatora, 25 okreslone wzorem: Cp+1= AlBlVriCp.Na wyjsciu tej negacji 09 mamy zatem zane¬ gowane przeniesienie Cp+1 okreslone wzorem: Cp+1 = Al 11 VAlC^v¥lC^.Na wejsciach negacji sumy iloczynów 19 reali¬ zuje sie suma arytmetyczna w pierwszym ogni¬ wie sumatora: Nastepnie omawiany jest drugi przyklad wyko¬ nania, przedstawiony na fig. 2.Na wejsciach negacji sumy iloczynów 09 reali¬ zuje sie przeniesienie arytmetyczne z pierwszego ogniwa sumatora na drugie ogniwo sumatora, okreslone wzorem: C p+1 = Al BI V Al Cp V BI Cp.Na wyjsciu tej negacji 09 mamy zatem zanego¬ wane przeniesienie Cp^!, okreslone-wzorem: Cp+1 = A1B1 V AlCp V BI Cp".Na wejsciach negacji sumy iloczynów 19 reali¬ zuje sie suma arytmetyczna w pierwszym ogni¬ wie sumatora: 15 20 30 Si = r1Cp+1Vr1Cp.Po podstawieniach i uproszczeniach logicznych 35 wzór ten przybiera postac: Sx = aTbTcp V AlBlCp V AlBlcTp V Al BI Cp.Na wyjsciu negacji 19 mamy zatem zanegowa¬ na sume arytmetyczna S^, zas na wyjsciu negacji 40 21 mamy sume arytmetyczna Si.Na wejsciach negacji sumy iloczynów 59 reali¬ zuje sie zanegowane przeniesienie arytmetyczne z drugiego ogniwa sumatora na nastepne ogniwa sumatora, okreslonewzorem: ._ 45 Cp+2 = A2B2Vr2Cp + 1.Na wyjsciu tej negacji 59 mamy zatem prze¬ niesienie Cp_|_2, okreslone wzorem: Cp+ 2= A2B2VA2CP+1 VB2CP+1.Na wejsciach negacji sumy iloczynów 69 reali- 50 zuje sie suma arytmetyczna w drugim ogniwie sumatora: S2 = r2Cp_|_2 Vr2Cp_j_1.Po podstawieniach i uproszczeniach logicznych wzór ten przybierapostac: 55 12 = A2B2Cp+1VA2B2Cp+i VA2B2Cp+i VA2B2CV77 Na wyjsciu negacji 69 mamy zatem sume aryt¬ metyczna S2,. zas na wyjsciu negacji 79 mamy — 60 zanegowana sume arytmetyczna S2.S2 = CPCP+1V A1CP+1V BlCp + 1V A1B1CP.Po podstawieniach i uproszczeniach logicznych wzór ten przybiera postac: S2 = "aTIi Cp V Al B1~CP V AllFfCp V Al BI Cp Na wyjsciu negacji 19 mamy zatem zanegowana sume arytmetyczna Slf zas na wyjsciu negacji 29 mamy sume arytmetyczna S^ Na wejsciach negacji sumy iloczynów 59 reali¬ zuje sie zanegowane przeniesienie z drugiego og¬ niwa sumatora na nastepne ogniwa sumatora, okreslone wzorem: Cp+2 = A2 B2 V A2 Cp+1 V B2 Cp+ j Na wyjsciu tej negacji 59 mamy zatem prze¬ niesienie Cp_|_2, okreslone wzorem: Cp+2= A2 B2 V A2 Cp+1 V B2 Cp+1.Na wejsciach negacji sumy iloczynów 69 reali¬ zuje sie zanegowana suma arytmetyczna w dru¬ gim ogniwie sumatora: S"2-Cp77Cp+2V A2CP+2V B2Cp+2V A^bTc^ Po podstawieniach i uproszczeniach logicznych wzór ten przybiera postac: S^= A2~B2 Cp+1V A2 B2 Cp+1 V A2 B2~CP+1 V V A2 B2 C P+i.W zwiazku z tym na wyjsciu negacji 69 mamy sume arytmetyczna S2, zas na wyjsciu negacji 71 mamy zanegowana sume arytmetyczna S2.Mozliwe sa równiez inne warianty rozwiazan ukladowych sumatora, opartych o podstawowy sposób, ujety w zastrzezeniu. PL

Claims (1)

1. Zastrzezenie patentowe Sumator elektronicznych maszyn cyfrowych zna¬ mienny tym, ze wyjscie (09) elementu logicznego, realizujacego przeniesienie arytmetyczne z dowol¬ nej pozycji sumatora na nastepna pozycje su¬ matora, jest polaczone z co najmniej jednym z wejsc (11, 12, 13) elementu logicznego, realizuja¬ cego sume arytmetyczna na pozycji, bedacej zródlem tego przeniesienia, oraz z co najmniej jednym z wejsc (60, 68) elementu logicznego, rea¬ lizujacego sume arytmetyczna na nastepnej po¬ zycji sumatora, oraz z co najmniej jednym z wejsc (51, 53) elementu logicznego, realizujacego prze¬ niesienie arytmetyczne z nastepnej pozycji su¬ matora.KL 42 m3, 7/50 I 58243 G 06 f Fig. i Az Ba M Bi S6 W J54 453 \S2 fc Jog \CS \04 \03 \02 t^ • i • i <** PL