PL44187B1 - - Google Patents
Download PDFInfo
- Publication number
- PL44187B1 PL44187B1 PL44187A PL4418760A PL44187B1 PL 44187 B1 PL44187 B1 PL 44187B1 PL 44187 A PL44187 A PL 44187A PL 4418760 A PL4418760 A PL 4418760A PL 44187 B1 PL44187 B1 PL 44187B1
- Authority
- PL
- Poland
- Prior art keywords
- transistor
- conduct
- conducting
- transistors
- link
- Prior art date
Links
Description
Opublikowano dnia 24 stycznia 1961 r.L A *°3k fl/a biblioteka! Unedu ?.jre,itoweoo POLSKIEJ RZECZYPOSPOLITEJ LUDOWEJ OPIS PATENTOWY Nr 44187 Wal 36/tf KI. 21 e. 20/02— Centralne Biuro Konstrukcji Maszynowych*) Przedsiebiorstwo Panstiroire Bytom, Polska Tranzystorowy multiplekser z podzialem czasu Patent trwa od dnia 20 maja 1960 r.Urzadzenie stanowi przelacznik elektronowy, przeznaczony do celów telemetrii, sterowania zdalnego i podobnych dziedzin, w których wy¬ stepuje potrzeba rejestracji lub przesylania danych o przebiegac!? wystepujacych równo¬ czesnie, np. przy badaniach tensometrycznych lub biologicznych- Uklad sklada sie z bramek tranzystorowych, które przewodza przez kolejne odcinki czasu, sterowane przez lancuch liczacy, zlozony z jed- nostabilnych multiwibratorów, polaczonych w taki sposób, ze powrót kazdego z nich do stanu stabilnego daje impuls przerzucajacy nastep¬ ne ogniwo lancucha do stanu niestabilnego, podczas którego przewodzi polaczona z tym ogniwem bramka. Poniewaz rytm przelaczenia okreslony czasem trwania stanu niestabilnego uniwibratora nie jest wystarczajaco staly, za¬ stosowano w ukladzie synchronizacje momentu *) Wlasciciel patentu oswiadczyl, ze twórca wynalazku jest inz. Ryszard Wolski. przeskoku za pomoca dodatkowych impulsów doprowadzonych do emiterów wszystkich nor¬ malnie nie przewodzacych tranzystorów w lancuchu liczacym. Na te impulsy reaguje tyl¬ ko jedno ogniwo, mianowicie to, które w tej chwili znajduje sie w stanie niestabilnym, skra¬ cajac czas trwania tego stanu.Na rysunku "jest przedstawiony schemat multipleksera czterokanalowego, w którym pierwszy kanal jest wykorzystany do synchro¬ nizacji. Bramki sa zbudowane na tranzysto¬ rach Tl do T4. Ich kolektory sa polaczone z za¬ ciskiem wyjsciowym D. Wejscia A, B i C za¬ wieraja kondensatory Cl do C3, oddzielajace emitery od pradu stalego. Do emitera tranzys¬ tora Tl doprowadzone jest stale napiecie ujem¬ ne przez opornosc Rh Tranzystory Tl do T12 tworza jednakowe ogniwa lancucha liczacego, stanowiace jednostabilne multiwibratory. Pierw¬ sze ogniwo jest utworzone przez multiwibrator astabimy. Tranzystor T13 pracuje jako genera¬ tor czestotliwosci zegarowej, tranzystory T14 —T16 formuja cienkie impulsy, które steruja prad normalnie przewodzacego tranzystora Tl 7.W chwili wlaczenia ukladu zaczynaja przewo¬ dzic wszystkie lewe tranzystory uniwibratorów lancucha liczacego T7, T9, i T Uj. Multiwibra- tor na tranzystorach T51T6 zaczyna swobodnie oscylowac. W chwili gdy przestaje przewodzic tranzystor T5, skok napiecia na jego kolektorze po zrózniczkowaniu przez kondensator CIO daje krótki dodatni impuls na bazie tranzystora T7, wskutek czego T7 przestaje przewodzic, T8 zas zaczyna przewodzic. Na kolektorze tranzystora Tl pojawia sie napiecie ujemne, które powodu¬ je przewodzenie braimki na tranzystorze T2. Bez dodatkowej synchronizacji ten stan trwalby przez czas okreslony przez iloczyn R2.C5. Emi¬ tery wszystkich prawych tranzystorów w lan¬ cuchu liczacym sa normalnie na potencjale przewodu zerowego, gdyz tranzystor Tl 7 jest nasycony- W chwili gdy przestanie on przewo¬ dzic, przestaje równiez przewodzic T8 zaczyna ponownie przewodzic Tl. Skok napiecia na ko¬ lektorze tranzystora Tl po zrózniczkowaniu przez kondensator Cli powoduje zmalenie pradu kolektora T9 i wzrost pradu T10, którego emi¬ ter ma juz zamknieta droge do przewodu zero¬ wego przez znowu przewodzacy tranzystor Tl7.Czestotliwosc impulsów zegarowych powinna byc wyzsza od czestotliwosci wlasnej nie syn¬ chronizowanego lancucha liczacego. Przeskok ostatniego ogniwa do stanu stabilnego powoduje za posrednictwem kondensatora C9 przymusowy przeskok multiwibratora astabilnego, tworzace¬ go pierwsze ogniwo do stanu, w którym przewo¬ dzi T6 i otwarta jest bramka na Tl. Stan ten trwa krócej niz naturalny póokres multiwibra¬ tora, mianowicie do chwili, gdy zostanie przer¬ wane polaczenie emitera tranzystora T6 z prze¬ wodem zerowym, kiedy zaczyna sie powtarzac poprzednio opisana sekwencja.W chwili gdy przewodzi jedna bramka, wszyst¬ kie pozostale sa odciete przez spadek napiecia na R3. W momencie przeskoku to napiecie jest podtrzymywane przez Cl 3. PL
Claims (1)
1. Zastrzezenia patentowe 1. Tranzystorowy multiplekser z podzialem cza¬ su, znamienny ttfm, ze zamkniety lancuch li¬ czacy sterujacy otwieranie bramek jest zlozo¬ ny z jednakowych ogniw w postaci uniwi¬ bratorów, pierwsze zas ogniwo jest asyme¬ trycznym multiwibratorem astabilnym- 2. Tranzystorowy multiplekser wedlug zastrz. 1, znamienny tym, ze emitery wszystkich normalnie nie przewodzacych tranzystorów, uniwibratorów i odpowiadajacego im tranzy¬ stora w multiwibratorze astabilnym sa po¬ laczone z przewodem zerowym przez normal¬ nie przewodzacy tranzystor, który przestaje przewodzic w rytmie impulsów zegarowych. Centralne Biuro Konstrukcji Maszynowych Przedsiebiorstwo Panstwowe 3 ^ KpLl© % 2432. RSW „Prasa", Kielce. I PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL44187B1 true PL44187B1 (pl) | 1960-12-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3348214A (en) | Adaptive sequential logic network | |
| PL44187B1 (pl) | ||
| GB1434037A (en) | Democulator | |
| GB1152452A (en) | Method And Apparatus For Transmitting Digital Information | |
| SE324001B (pl) | ||
| GB765953A (en) | Electronic transmitter, receiver and regenerative repeater for telegraph signals in a start-stop code | |
| SU1322459A1 (ru) | Коммутатор трех сигналов | |
| JPS587945A (ja) | デジタル信号伝送系 | |
| US3386080A (en) | Pulse distributing scanner | |
| SU1450091A1 (ru) | Устройство тактовой синхронизации и выделени пачки импульсов | |
| JPS54150045A (en) | Memory circuit | |
| JPS6419821A (en) | Reset synchronization delay circuit | |
| SU1448397A1 (ru) | Устройство синхронизации | |
| SU363977A1 (pl) | ||
| SU1190480A1 (ru) | Генератор серий импульсов | |
| SU576662A1 (ru) | Делитель на 7 | |
| JPH02241109A (ja) | 遅延回路 | |
| SU542336A1 (ru) | Генератор импульсов | |
| SU705685A2 (ru) | Однотактна лини задержки импульсов | |
| SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
| SU1381509A1 (ru) | Устройство дл контрол логических блоков | |
| SU1465935A2 (ru) | Генератор импульсов | |
| JPS57193181A (en) | Video signal switch | |
| SU1265983A1 (ru) | Селектор импульсов по частоте следовани | |
| SU726658A1 (ru) | Синхронизируемый мультивибратор |