Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika WarszawskafiledCriticalPolitechnika Warszawska
Priority to PL401520ApriorityCriticalpatent/PL224925B1/pl
Publication of PL401520A1publicationCriticalpatent/PL401520A1/pl
Publication of PL224925B1publicationCriticalpatent/PL224925B1/pl
Synchronisation In Digital Transmission Systems
(AREA)
Abstract
Arbiter ma dwa przerzutniki (P1, P2) z wejściem danych pierwszego przerzutnika (D1) dołączonym jednocześnie do wejścia zegarowego drugiego przerzutnika (C2) i pierwszego wejścia arbitra (I1) oraz wejściem danych drugiego przerzutnika (D2) dołączonym jednocześnie do wejścia zegarowego pierwszego przerzutnika (C1) i drugiego wejścia arbitra (12) oraz wyjścia przerzutników (Q1, Q2), które są wyjściami arbitra (O1, O2). Pomiędzy wyjściami przerzutników (Q1, Q2) a wyjściami arbitra (O1, O2) włączony jest filtr metastabilności (FM). Pomiędzy wyjściami filtru metastabilności (FO1, FO2) a wyjściami arbitra (O1, O2) włączony jest układ korekcji losowości (UKL).