PL230615B1

PL230615B1 - Multi-output transconductance differential amplifier controlled from the base with reduced non-linear distortions

Info

Publication number: PL230615B1
Application number: PL418044A
Authority: PL
Inventors: Bogdan Pankiewicz; Marek Wójcikowski; Marek Wojcikowski; Stanisław Szczepański; Stanislaw Szczepanski
Original assignee: Politechnika Gdanska
Priority date: 2016-07-21
Filing date: 2016-07-21
Publication date: 2018-11-30
Also published as: PL418044A1

Description

Opis wynalazkuDescription of the invention

Przedmiotem wynalazku jest transkonduktancyjny wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych zbudowany z tranzystorów MOS, którego wejścia stanową wyprowadzenia podłoży tranzystorów, a linearyzację charakterystyk przejściowych uzyskuje się poprzez wielowrotnik sprzężenia zwrotnego dołączony do bramek tranzystorów MOS. Wzmacniacz ten przewidziany jest dla zastosowań w zakresie prądu stałego, małej oraz średniej częstotliwości.The subject of the invention is a transconductance differential amplifier with reduced nonlinear distortions, built of MOS transistors, the inputs of which are the outputs of the substrates of the transistors, and the linearization of the transition characteristics is achieved through a feedback multiplier connected to the gates of the MOS transistors. This amplifier is designed for DC, low and medium frequency applications.

W znanych rozwiązaniach układowych wzmacniaczy transkonduktancyjnych zmniejszenie zniekształceń nieliniowych uzyskuje się przez zastosowanie różnorodnych technik, m.in. poprzez zastosowanie jako wejścia wyprowadzenia podłoża tranzystora MOS w miejsce wyprowadzenia bramki, poprzez zastosowanie ujemnego sprzężenia zwrotnego lub sprzężenia w przód. W przypadku zastosowania linearyzacji z wykorzystaniem sprzężenia zwrotnego sprzężenia te mogą działać w pętlach niezależnych lub pętlach wspólnych, na przykład w postaci tzw. aktywnych pętli błędu. Zasadniczą wadą układów linearyzacji charakterystyk ze sprzężeniem zwrotnym jest niekorzystne oddziaływanie na inne parametry wzmacniacza, na przykład na ograniczenie wzmocnienia toru głównego, konieczność zapewnienia dostępu sygnałów sterujących do dodatkowych odseparowanych końcówek, na przykład w postaci bramek lub podłoży dodatkowych tranzystorów MOS.In known system solutions of transconductance amplifiers, the reduction of nonlinear distortions is achieved by the use of various techniques, including by using the ground lead of a MOS transistor as input in place of the gate lead, by using negative feedback or forward feed. In the case of linearization with the use of feedback, these couplings can operate in independent or common loops, for example in the form of the so-called active error loops. The main disadvantage of the linearization of characteristics with feedback is the unfavorable influence on other parameters of the amplifier, e.g. limiting the amplification of the main circuit, the need to ensure access of control signals to additional separated terminals, e.g. in the form of gates or additional MOS transistors.

Celem wynalazku jest opracowanie wzmacniacza różnicowego opartego na jednej lub wielu parach tranzystorów MOS, w którym zmniejszenie zniekształceń nieliniowych nie wymaga zmniejszenia jego wzmocnienia. Realizacja układowa wykorzystuje koncepcję jednej linearyzującej pętli błędu, w postaci pasywnej lub aktywnej, przy czym sygnały zwrotne są podłączone do końcówek bramek poszczególnych par tranzystorów MOS formujących różnicowe stopnie wzmacniacza.The object of the invention is to provide a differential amplifier based on one or more pairs of MOS transistors, in which the reduction of nonlinear distortion does not require the reduction of its gain. The circuit implementation uses the concept of one linearizing error loop, in passive or active form, with the feedback signals connected to the gate terminals of the individual MOS pairs forming the differential amplifier stages.

Z opisu patentowego PL218275 znany wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach liniowych, w którym pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast końcówki drenów tranzystorów MOS stanowią odpowiednio n par niezależnych wyjść.From the patent description PL218275 there is a known multi-output differential amplifier with reduced linear distortion, in which the first gate of the linearizing triplexer is connected to the drains of the reference pair of MOS transistors, the second gate of the linearizing triplex is connected to a common input, while the tips of the MOS transistors' drains are n pairs of independent outputs, respectively.

W porównaniu z tym znanym rozwiązaniem, różnicą jest odmienne połączenie wyprowadzeń tranzystorów par różnicowych MOS. W proponowanym rozwiązaniu wejście wzmacniacza stanowią podłoża tranzystorów MOS natomiast linearyzacja następuje poprzez podanie sygnału korekcyjnego do wyprowadzeń bramek tranzystorów MOS. Taka zamiana w konsekwencji zmniejsza wymagania, co do wartości wzmocnienia wielowrotnika linearyzującego, wymusza stosowanie przesuwnika napięcia na wejściu, umożliwia realizację niższych wartości transkonduktacji oraz otwiera nowe możliwości aplikacyjne.Compared to this known solution, the difference is the different connection of the transistors' pins of the differential MOS pairs. In the proposed solution, the input of the amplifier consists of the substrates of MOS transistors, while the linearization takes place by applying a correction signal to the pins of the MOS transistors' gates. Such a change as a consequence reduces the requirements for the gain value of the linearizing multitool, forces the use of a voltage shifter at the input, enables the implementation of lower transconductation values and opens up new application possibilities.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych, posiadający pasywny lub aktywny trójwrotnik linearyzacyjny oraz n+1 par różnicowych tranzystorów MOS z układem obciążenia i polaryzacji, w którym pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast końcówki drenów tranzystorów stanowią odpowiednio n par niezależnych wyjść charakteryzuje się według wynalazku tym, że trzecie wrota trójwrotnika linearyzującego połączone są odpowiednio z końcówkami bramek par różnicowych tranzystorów MOS. Wspólne wejście połączone jest odpowiednio z podłożami par tranzystorów MOS poprzez przesuwnik napięciowy Us.Multi-output differential amplifier with reduced nonlinear distortions, having a passive or active linearization triplet and n + 1 pairs of differential MOS transistors with a load and polarization circuit, in which the first gate of the linearizing triplex is connected to the drains of the reference pair of MOS transistors, the second door of the linearizing triplex is connected to The characteristic feature of the invention is that the third gate of the linearizing triplex is connected to the gate ends of the differential MOS transistors respectively. The common input is connected to the substrates of the MOS transistor pairs, respectively, through a voltage shifter Us.

Ze względu na konieczność odpowiedniej polaryzacji stałoprądowej wzmacniacza, którego wejścia stanowią wyprowadzenia podłoża tranzystorów MOS niezbędne jest zastosowanie przesuwnika napięciowy Us. Przesuwnik ten w praktyce może być dość łatwo zrealizowany np. poprzez stopień wzmacniający w konfiguracji wspólnego drenu.Due to the necessity of appropriate DC polarization of the amplifier, the inputs of which are the substrate leads of MOS transistors, it is necessary to use a voltage shifter Us. In practice, this shifter can be implemented quite easily, e.g. by a gain stage in a common drain configuration.

Zaletą wzmacniacza według wynalazku jest to, że obok skutecznej linearyzacji toru wzmocnienia, nie następuje ograniczenie wartości tego wzmocnienia oraz uzyskuje się swobodny dostęp do końcówek podłoży par tranzystorów, co jest szczególnie korzystne w wielu układach wzmacniaczy różnicowych, jak również w ich zastosowaniach na przykład w filtrach aktywnych z wielopętlowym sprzężeniem zwrotnym.The advantage of the amplifier according to the invention is that, apart from the effective linearization of the gain path, the value of this gain is not limited, and free access to the substrate ends of the transistor pairs is obtained, which is particularly advantageous in many differential amplifier circuits, as well as in their applications, for example in filters. active with multi-loop feedback.

Przedmiot wynalazku objaśniony jest w przykładzie wykonania i na rysunku, na którym fig. 1 przedstawia schemat blokowy układu wzmacniacza, fig. 2 jedną z realizacji oraz fig. 3 przedstawia wariant realizacji układu trójwrotnika z fig. 1.The subject matter of the invention is explained in the example of the embodiment and in the drawing, in which Fig. 1 shows a block diagram of an amplifier circuit, Fig. 2 shows one embodiment, and Fig. 3 shows an embodiment of the three-point circuit of Fig. 1.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiada w torze głównym sygnału wspólne wejście różnicowe dla dowolnej liczby różnicowych par tranzystorówThe multi-output differential amplifier with reduced non-linear distortion has a common differential input in the main signal path for any number of differential transistor pairs

PL 230 615 B1PL 230 615 B1

MOS Mia Mib,^, Mna Mnb realizujących odpowiednio niezależne różnicowe stopnie wzmacniające. Jedna z par tranzystorów MOS Moa Mob realizuje różnicowy wzmacniacz błędu, którego wyjście jest bezpośrednio połączone z wyprowadzeniami pierwszych wrót la, Ib trójwrotnika linearyzującego B. Wyprowadzenia drugich wrót 2a, 2b są połączone ze wspólnym wejściem We+, We- wzmacniacza, a wyprowadzenia trzecich wrót 3a, 3b są podłączone odpowiednio z końcówkami bramek par różnicowych tranzystorów MOS M0a M0b, M1a M1b,..., Mna Mnb. Natomiast wspólne wejście We+ We- połączone jest odpowiednio poprzez przesuwnik napięcia Us z podłożami par tranzystorów MOS M0a M0b, M1a Mib,..., Mna Mnb, a końcówki drenów tranzystorów M1a M1b, M2a M2b,..., Mna Mnb stanowią odpowiednio n par niezależnych wyjść Wy1+ Wy1-, Wy2+ Wy2-,..., Wyn+ Wyn-. Do wyprowadzeń drenów par tranzystorów MOS podłączony został układ obciążenia, natomiast do źródeł par tranzystorów podłączony został układ polaryzacji.MOS Mia Mib, ^, Mna Mnb realizing respectively independent differential gain stages. One of the Moa Mob MOS transistors pairs implements a differential error amplifier whose output is directly connected to the pins of the first gate Ia, Ib of the linearizing triplet B. The pins of the second ports 2a, 2b are connected to the common input of the amplifier In +, In-, and the pins of the third gate 3a , 3b are connected to the gate terminals of the differential MOS transistors M0a M0b, M1a M1b, ..., Mna Mnb, respectively. On the other hand, the common input We + We- is connected, respectively, through a voltage shifter Us with the substrates of the pairs of transistors MOS M0a M0b, M1a Mib, ..., Mna Mnb, and the drain ends of the transistors M1a M1b, M2a M2b, ..., Mna Mnb are n pairs of independent outputs Out1 + Out1-, Out2 + Out2 -, ..., In + In-. The load circuit was connected to the drains of the MOS transistor pairs, while the bias circuit was connected to the sources of the transistor pairs.

Każdy z różnicowych stopni wzmacniających jest linearyzowany poprzez odpowiednie sterowanie sygnałami na końcówkach bramek par tranzystorów MOS, w wyniku czego uzyskać można zmniejszenie zniekształceń nieliniowych bez zmiany transkonduktancji każdej z par tranzystorów.Each of the differential gain stages is linearized by controlling the signals at the gate ends of the MOS pairs of transistors, resulting in a reduction of nonlinear distortion without changing the transconductance of each pair of transistors.

Jak pokazano na fig. 2, trójwrotnik linearyzacyjny B można zrealizować np. przy wykorzystaniu identycznych napięciowych wzmacniaczy operacyjnych W1 i W2 oraz rezystorów R1 i R2. Referencyjne rezystory R1 i R2 mają identyczne wartości rezystancji, równe odwrotności mało sygnałowej transkonduktancji par tranzystorowych M0a M0b, M1a Mib,., Mna Mnb.As shown in Fig. 2, the linearization T-switch B can be realized e.g. by using identical voltage operational amplifiers W1 and W2 and the resistors R1 and R2. The reference resistors R1 and R2 have identical resistance values equal to the reciprocal of the low signal transconductance of the transistor pairs M0a M0b, M1a Mib,., Mna Mnb.

Jak pokazano na fig. 3, trójwrotnik linearyzacyjny B można także zrealizować alternatywnie, gdzie zamiast wzmacniaczy operacyjnych W1 i W2 przedstawionych na fig. 2 zastosowano cztery różnicowe pary tranzystorów MOS M5 M6, M7 M8, M9 M10, Mn M12 z aktywnym obciążeniem zrealizowanym za pomocą czterech tranzystorów MOS M1, M2, M3, M4.As shown in Fig. 3, the linearization ternary B can also be implemented alternatively, where instead of the operational amplifiers W1 and W2 shown in Fig. 2, four differential pairs of MOS transistors M5 M6, M7 M8, M9 M10, Mn M12 are used with an active load realized by means of four MOS transistors M1, M2, M3, M4.

Na fig. 1, fig. 2 oraz fig. 3 symbolami Vdd oraz Vss oznaczono punkty dołączenia napięciowych źródeł zasilających, natomiast prądowe źródła polaryzujące oznaczono symbolami lb oraz lb2.In Fig. 1, Fig. 2 and Fig. 3, the symbols Vdd and Vss indicate the connection points of the voltage power sources, while the current polarizing sources are marked with the symbols 1b and 1b2.

Claims

Patent claim

1.Multi-output differential amplifier with reduced nonlinear distortions, having a passive or active linearization triplex and n + 1 pairs of differential MOS transistors with a load and polarization circuit, in which the first gate of the linearizing triplex is connected to the drains of the reference pair of MOS transistors, the second gate of the linearizing triplex is connected are for a common input, while the MOS transistors' drain ends are n pairs of independent outputs, respectively, characterized in that the third gate (3a, 3b) of the linearizing triplet (B) is connected to the gate ends of the differential MOS transistors (M0a M0b, M1a Mib, respectively, ., Mna Mnb), and the common input (In + In-) is connected via a voltage shifter Us to the substrates of the pairs of MOS transistors (M0a M0b, M1a Mib,., Mna Mnb), respectively.