PL218275B1

PL218275B1 - Differential amplifier with reduced nonlinear distortions

Info

Publication number: PL218275B1
Application number: PL392826A
Authority: PL
Inventors: Stanisław Szczepański; Robert Piotrowski; Bogdan Pankiewicz; Sławomir Kozieł
Original assignee: Politechnika Gdańska
Priority date: 2010-11-02
Filing date: 2010-11-02
Publication date: 2014-10-31
Also published as: PL392826A1

Description

Przedmiotem wynalazku jest wzmacniacz różnicowy na tranzystorach MOS o zmniejszonych zniekształceniach nieliniowych przeznaczony dla zastosowań w zakresie prądu stałego małej częstotliwości, prądu stałego wielkiej częstotliwości oraz mikrofal.The subject of the invention is a MOS transistor differential amplifier with reduced nonlinear distortions, intended for applications in the range of low frequency direct current, high frequency direct current and microwaves.

W znanych rozwiązaniach układowych wzmacniaczy zmniejszenie zniekształceń nieliniowych uzyskuje się przez zastosowanie różnorodnych technik, między innymi poprzez zastosowanie ujemnego sprzężenia zwrotnego lub sprzężenia w przód, przy czym sprzężenia te mogą działać w pętlach niezależnych lub pętlach wspólnych, na przykład w postaci aktywnych pętli błędu. W przypadku klasycznie realizowanych pętli ujemnego sprzężenia zwrotnego korzystnie wpływających na linearyzację charakterystyk transmisyjnych wzmacniaczy, zasadniczą wadą jest niekorzystne oddziaływanie na inne parametry wzmacniacza, na przykład na ograniczenie wzmocnienia toru głównego, konieczności zapewnienia dostępu z sygnałami sterującymi do dodatkowych odseparowanych końcówek, na przykład w postaci bramek dodatkowych tranzystorów MOS. Reprezentatywnym przykładem ilustrującym tego typu niedogodności są filtry aktywne z wielopętlowym sprzężeniem zwrotnym, przykładowo Follow-the-Leader (FLF) i Leap-Frog (LF), gdzie zachodzi niepożądana konieczność rozbudowania struktur o dodatkowe elementy aktywne, co w przypadku realizacji scalonej filtru zwiększa m.in. powierzchnię układu scalonego, poziom szumów i może mieć niekorzystny wpływ na dynamikę filtru.In known amplifier circuits, the reduction of nonlinear distortions is achieved by the use of various techniques, including the use of negative feedback or feedforward, which couplings may operate in independent or common loops, e.g. in the form of active error loops. In the case of classically implemented negative feedback loops, positively influencing the linearization of the transmission characteristics of the amplifiers, the main disadvantage is the unfavorable impact on other parameters of the amplifier, e.g. limiting the gain of the main path, the need to provide access with control signals to additional separated terminals, e.g. in the form of gates additional MOS transistors. A representative example illustrating this type of inconvenience are active filters with multi-loop feedback, for example Follow-the-Leader (FLF) and Leap-Frog (LF), where it is undesirable to expand the structures with additional active elements, which in the case of implementing an integrated filter increases the m .in. IC surface area, noise level, and can adversely affect the dynamics of the filter.

Celem wynalazku jest opracowanie wzmacniacza różnicowego opartego na jednej lub wielu parach tranzystorów MOS, w którym zmniejszenie zniekształceń nieliniowych nie wymaga zmniejszenia jego wzmocnienia. Realizacja układowa wykorzystuje koncepcję jednej linearyzującej pętli błędu lub wielu pętli, w postaci pasywnej lub aktywnej, przy czym sygnały zwrotne są podłączone do końcówek podłoży poszczególnych par tranzystorów MOS formujących różnicowe stopnie wzmacniacza.The object of the invention is to provide a differential amplifier based on one or more pairs of MOS transistors, in which the reduction of nonlinear distortion does not require the reduction of its gain. The circuit implementation uses the concept of one or more linearizing error loops, in passive or active form, with the feedback signals connected to the substrate terminals of the individual MOS pairs forming the differential amplifier stages.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiadający pasywny lub aktywny trójwrotnik linearyzacyjny oraz n+1 par różnicowych tranzystorów MOS z układem obciążenia i polaryzacji, charakteryzuje się według wynalazku tym, że pierwsze wrota trójwrotnika linearyzującego podłączone są do drenów pary referencyjnej tranzystorów MOS, drugie wrota trójwrotnika linearyzującego podłączone są do wspólnego wejścia, natomiast trzecie wrota trójwrotnika linearyzującego połączone są odpowiednio z końcówkami podłoży par różnicowych tranzystorów MOS. Wspólne wejście połączone jest odpowiednio z bramkami par tranzystorów MOS, natomiast końcówki drenów tranzystorów stanowią odpowiednio n par niezależnych wyjść.The multi-output differential amplifier with reduced non-linear distortions, having a passive or active linearization triplex and n + 1 pairs of differential MOS transistors with a load and polarization system, is characterized according to the invention by the fact that the first gate of the linearizing triplex is connected to the drains of the reference pair of MOS transistors, the second gate the linearizing device are connected to the common input, while the third gate of the linearizing triplex is connected to the substrate terminals of the differential MOS transistors respectively. The common input is connected to the gates of the pairs of MOS transistors, respectively, while the drain ends of the transistors are respectively n pairs of independent outputs.

Zaletą wzmacniacza według wynalazku jest to, że obok skutecznej linearyzacji toru wzmocnienia bez ograniczenia wielkości tego wzmocnienia, uzyskuje się swobodny dostęp do końcówek bramek par tranzystorów, co jest szczególnie korzystne w wielu układach wzmacniaczy różnicowych, jak również w ich zastosowaniach, jak na przykład w filtrach aktywnych z wielopętlowym sprzężeniem zwrotnym.The advantage of the amplifier according to the invention is that, apart from the effective linearization of the gain path without limiting the gain, free access to the gate ends of the transistor pairs is obtained, which is particularly advantageous in many differential amplifier circuits as well as in their applications, such as in filters. active with multi-loop feedback.

Przedmiot wynalazku objaśniony jest w przykładzie wykonania i na rysunku, na którym fig. 1 przedstawia schemat blokowy układu wzmacniacza, fig. 2 i fig. 3 przedstawiają inne warianty układu wzmacniacza, przy czym na fig. 1, fig. 2 oraz fig. 3 symbolami VDD oraz VSS oznaczono punkty dołączenia napięciowych źródeł zasilających, natomiast prądowe źródła polaryzujące oznaczono symbolami IB oraz IB2.The subject matter of the invention is explained in the embodiment and in the drawing, in which fig. 1 shows a block diagram of an amplifier circuit, fig. 2 and fig. 3 show other variants of the amplifier circuit, where fig. 1, fig. 2 and fig. 3 are VDD and VSS are marked with points of connection of voltage supply sources, while current polarizing sources are marked with symbols IB and IB2.

Wielowyjściowy wzmacniacz różnicowy o zmniejszonych zniekształceniach nieliniowych posiada w torze głównym sygnału wspólne wejście różnicowe dla dowolnej liczby różnicowych par tranzystorów MOS M1a M1b, ..., Mna Mnb realizujących odpowiednio niezależne różnicowe stopnie wzmacniające. Jedna z par tranzystorów MOS M0a, M0b realizuje różnicowy wzmacniacz błędu, którego wyjście jest bezpośrednio połączone z wyprowadzeniami pierwszych wrót 1a, 1b trójwrotnika linearyzującego B. Wyprowadzenia drugich wrót 2a, 2b są połączone ze wspólnym wejściem We⁺, We^- wzmacniacza, a wyprowadzenia trzecich wrót 3a, 3b są połączone odpowiednio z końcówkami podłoży par różnicowych tranzystorów MOS M0a M0b, M1a M1b, ..., Mna Mnb. Wspólne wejście We⁺, We^- połączone jest odpowiednio z bramkami par tranzystorów MOS M0a M0b, M1a M1b, ..., Mna Mnb, a końcówki drenów tranzystorów M1a M1b, M2a M2b,..., Mna Mnb stanowią odpowiednio n par niezależnych wyjść Wy1⁺ Wy1^-, Wy2⁺ Wy2^-, ..., Wyn⁺ Wyn^-. Do wyprowadzeń drenów par tranzystorów MOS podłączony został układ obciążenia, natomiast do źródeł par tranzystorów podłączony został układ polaryzacji.The multi-output differential amplifier with reduced nonlinear distortions has a common differential input in the main signal path for any number of differential pairs of MOS M1a M1b, ..., Mna Mnb transistors carrying respectively independent differential gain stages. One of the pairs of MOS transistors M0a, M0b implements a differential error amplifier, the output of which is directly connected to the pins of the first ports 1a, 1b of the linearizing ternary B. The pins of the second ports 2a, 2b are connected to the common input of the amplifier In ⁺ , In ^- , and the outputs of the third the gate 3a, 3b are connected to the substrate terminals of the pairs of differential MOS transistors M0a M0b, M1a M1b, ..., Mna Mnb, respectively. The common input We ⁺ , We ^- is connected to the gates of the pairs of MOS M0a M0b, M1a M1b, ..., Mna Mnb transistors, and the drain ends of M1a M1b, M2a M2b, ..., Mna Mnb are respectively n pairs of independent outputs OUT1 OUT1 ⁺ ^-, ⁺ OUT2 OUT2 ^-, ..., Wyn Wyn ⁺ ^-. The load circuit was connected to the drains of the MOS transistor pairs, while the bias circuit was connected to the sources of the transistor pairs.

Każdy z różnicowych stopni wzmacniających jest linearyzowany poprzez odpowiednie sterowanie sygnałami na końcówkach podłoży par tranzystorów MOS, w wyniku czego uzyskać można zmniejszenie zniekształceń nieliniowych bez zmiany transkonduktancji każdej z par tranzystorów.Each of the differential gain stages is linearized by controlling the signals at the substrate terminals of the MOS pairs of transistors, resulting in a reduction of nonlinear distortion without changing the transconductance of each pair of transistors.

PL 218 275 B1PL 218 275 B1

Jak pokazano na fig. 2 trójwrotnik linearyzacyjny B zrealizowany jest przy wykorzystaniu identycznych napięciowych wzmacniaczy operacyjnych W1 i W2 oraz rezystorów R1 i R2. Referencyjne rezystory R1 i R2 mają identyczne wartości rezystancji, równe odwrotności małosygnałowej transkonduktancji par tranzystorowych M0a M0b, M1a M1b, ..., Mna Mnb.As shown in Fig. 2, the linearization tripple B is realized with the use of identical voltage operational amplifiers W1 and W2 and the resistors R1 and R2. The reference resistors R1 and R2 have identical resistance values equal to the reciprocal of the small signal transconductance of the transistor pairs M0a M0b, M1a M1b, ..., Mna Mnb.

Jak pokazano na fig. 3, trójwrotnik linearyzacyjny B zrealizowany jest alternatywnie, gdzie zamiast wzmacniaczy operacyjnych W1 i W2 przedstawionych na fig. 2 zastosowano cztery różnicowe pary tranzystorów MOS M5 M6, M7 M8, M9 M10, M11 M12 z aktywnym obciążeniem zrealizowanym za pomocą czterech tranzystorów MOS M1, M2, M3, M4.As shown in Fig. 3, the linearization T-switch B is implemented alternatively, where instead of the operational amplifiers W1 and W2 shown in Fig. 2, four differential pairs of MOS transistors M5 M6, M7 M8, M9 M10, M11 M12 are used with an active load realized by four MOS transistors M1, M2, M3, M4.

Claims

A multi-output differential amplifier with reduced non-linear distortions having a passive or active linearization triplex and n + 1 pairs of differential MOS transistors with a load and polarization system, characterized in that the first port (1a, 1b) of the linearizing triplex (B) are connected to the drains of the reference pair of transistors MOS (M0a M0b), the second gate (2a, 2b) of the linearizing tripple (B) are connected to the common input (We ⁺ , We ^- ), while the third gate (3a, 3b) of the linearizing tripple (B) are connected to the ends of the substrates, respectively pairs of differential MOS transistors (M0a M0b, M1a M1b, ..., Mna Mnb), with the common input (In ⁺ In ^- ) connected to the gates of the pairs of MOS transistors (M0a M0b, M1a M1b, ..., Mna

Mnb), while the drain ends of MOS transistors (M1a M1b, M2a M2b, ..., Mna Mnb) are respectively n pairs of independent outputs (Wy ₁ + Wy ₁ ^- , Wy ₂ + Wy ₂ , ..., Wy _n + Wy _n ^- ).