PL225022B1 - Układ do podziału zadań realizowanych przez sterownik PLC pomiędzy jednostkę centralną PLC i specjalizowany koprocesor sterownika PLC zrealizowany na bazie układu reprogramowalnego - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest układ do podziału zadań realizowanych przez sterownik PLC pomiędzy jednostkę centralną PLC i specjalizowany koprocesor sterownika PLC zrealizowany na bazie układu reprogramowalnego.

Znany jest dotychczas sposób budowania struktury sterownika przemysłowego PLC w układzie programowalnym, sposób generacji koprocesorów PLC w oparciu o układy reprogramowalne oraz rozwiązania normalizacyjne IEC 61131.

W chińskim opisie patentowym CN201037908Y Universal small-sized programmable controller ujawniono system sterownika zawierający układ reprogramowalny, moduł do kontroli i monitorowania, moduł pamięci RAM i moduł wej/wyj w tym CAN. W rozwiązaniu tym główną częścią sterownika programowalnego jest procesor ARM, który na bazie programu zawartego w pamięci RAM, realizuje funkcję sterownika PLC (Universal smallsized programmable controller). Wyposażony jest też w szereg standardowych modułów wejścia/wyjścia, komunikacji i układ FPGA (field-programmable gate array). W tym przypadku układ FPGA pełni rolę koprocesora, który ma realizować tylko zaawansowane funkcje tj.: PID, fuzzy control, neural network algorithm. Na takie rozwiązanie wskazuje rysunek 1 w CN201037908Y przedstawiający budowę całego kontrolera PLC, gdzie układ FPGA to dodatkowy moduł - 18-FPGA reconfigurable coprocessor control algorithm.

W zgłoszeniu CN201037908Y jest wykorzystywany procesor ARM natomiast w rozwiązaniu według wynalazku nie uwzględniono żadnego procesora w budowie specjalizowanego sterownika PLC.

W japońskim opisie patentowym JP2010079356A objęto ochroną rozwiązanie obejmujące procesor CPU, FPGA i moduł wejść wyjść I/O, pamięć przechowującą sekwencję programu z możliwością modyfikacji przez użytkownika. W tym przypadku również w proponowanym zgłoszeniu nie uwzględniono żadnego procesora w budowie specjalizowanego sterownika PLC.

W japońskim opisie zgłoszenia patentowego D2 JP2010079356A i w chińskim CN201037908Y pamięć RAM przechowuje sekwencję programu sterownika.

Rozwiązania stosowane w celu skrócenia czasu cyklu sterownika PLC poprzez równoległą realizację wybranych funkcji programu sterownika PLC przez specjalizowany koprocesor zrealizowany na bazie układu reprogramowalnego A. Ziębiński, L. Znamirowski, W. Sroka: Implementacja wybranych funkcji sterownika przemysłowego w układzie programowalnym, Systemy czasu rzeczywistego, Metody i zastosowania, WKŁ, Warszawa 2007, pp. 209-220, A. Ziębiński, W. Sroka: „Realizacja funkcji statystycznych w sterowniku przemysłowym z wykorzystaniem układu FPGA” w praca zbiorowa pod redakcją Z. Mazura i Z. Huzara „Modele i zastosowania systemów czasu rzeczywistego”, WKiŁ, Wwa 2008 s. 115-126, A. Ziębiński, R. Cupek, A. Porębski, M. Nycz: Realizacja koprocesora Modus Slave w układzie FPGA z wykorzystaniem rdzenia procesora Microblaze: Pomiary Automatyka Kontrola vol.56, nr 7/2010.

Układ według wynalazku charakteryzuje się tym, że moduł ustawiania konfiguracji sterownika PLC, połączony jest poprzez moduł podziału zadań pomiędzy jednostkę centralną JC sterownika PLC i specjalizowanego koprocesora sterownika PLC, do generatora pliku konfiguracyjnego dla JC sterownika PLC i specjalizowanego koprocesora sterownika PLC umożliwiającego zaprogramowanie JC sterownika PLC i specjalizowanego koprocesora sterownika PLC oraz uruchomienie specjalizowanego koprocesora sterownika PLC .

Korzystnie specjalizowany koprocesor sterownika PLC zawiera moduły takie jak moduł obsługi komunikacji z otoczeniem zewnętrznym, moduł zabezpieczeń, rekonfiguracji i nadzoru pracy zaimplementowane w układzie reprogramowalnym oraz moduł pamięci RAM i Flash, które to moduły połączone są za pomocą szyny adresowej i szyny danych oraz modułu reprogramowalnego specjalizowanego komprecesora sterownika PLC w układzie reprogramowalnym zawierającym moduł obsługi komunikacji, moduł zestawu rejestrów oraz moduł dodatkowych komprocesorów dla potrzeb złożonego przetwarzania danych, które to moduły połączone są za pomocą szyny adresowej i szyny danych.

Wynalazek pozwala na dekompozycję niezależnych funkcji realizowanych przez jednostkę centralną sterownika PLC i generację na tej podstawie specjalizowanego koprocesora sterownika PLC w języku opisu sprzętu dla układu reprogramowalnego, w efekcie możliwe jest uzyskanie sterownika

PLC wykorzystującego koprocesor wyposażony w układ reprogramowalny pozwalający na równoległą

PL 225 022 B1 realizację wybranych zestawów zadań pozwalając tym samym na skrócenie czasu cyklu sterownika PLC.

Przedmiot wynalazku przedstawiono w przykładzie wykonania na rysunkach, na których: Fig. 1 przedstawia schemat ogólny układu, Fig. 2 przedstawia ogólny schemat sterownika PLC, Fig. 3 przedstawia moduł specjalizowanego koprocesora sterownika PLC wyposażonego w układ programowalny i reprogramowalny natomiast Fig. 4 przedstawia budowę modułu podziału zadań pomiędzy JC specjalizowanego sterownika PLC i specjalizowanego koprocesora sterownika PLC.

Układ składa się z: modułu ustawiania konfiguracji sterownika PLC 1, modułu podziału zadań pomiędzy JC sterownika PLC i specjalizowanego koprocesora sterownika PLC 2, generatora pliku konfiguracyjnego dla JC sterownika PLC i specjalizowanego koprocesora sterownika PLC 3 umożliwiającego zaprogramowanie JC sterownika PLC i specjalizowanego koprocesora sterownika PLC oraz uruchomienie specjalizowanego koprocesora sterownika PLC 4.

Na Fig. 1 zaznaczono przepływ sterowania pomiędzy poszczególnymi modułami systemu: A sygnał rozpoczęcia analizy ustawionej konfiguracji w module podziału zadań pomiędzy JC sterownika PLC 1 specjalizowanego koprocesora sterownika PLC 2 na bazie wprowadzonego opisu realizacji określonych zadań w module ustawiania konfiguracji sterownika PLC 1, B sygnał rozpoczęcia generowania pliku konfiguracyjnego dla JC sterownika PLC i danego układu reprogramowalnego 3, C sygnał programowania JC sterownika PLC i układu reprogramowalnego oraz uruchomienie specjalizowanego koprocesora sterownika PLC.

Na Fig. 2, przedstawiono układ sterownika PLC wyposażonego w elementy połączone za pomocą szyny danych i adresowej w tym: JC sterownika która dodatkowo połączona jest łączem sieciowym z stacją nadzorczą, standardowe moduły specjalizowane, moduły we/wy oraz specjalizo wany koprocesor z modułem zawierającym układ programowalny i reprogramowalny, w którym konfigurowana jest struktura specjalizowanego koprocesora sterownika PLC. Koprocesor zarządza z układu programowalnego modułami komunikacji z otoczeniem, pamięcią Flash i RAM, modułem programowania układu reprogramowalnego, w którym konfigurowana jest struktura specjalizowanego koprocesora sterownika PLC.

Na Fig. 3, przedstawiono budowę specjalizowanego koprocesora sterownika PLC którego głównym modułem sterującym jest układ programowalny, który zawiera moduły połączone za pomocą szyny danych i adresowej w tym: obsługi komunikacji z otoczeniem zewnętrznym poprzez sieciowe interfejsy komunikacyjne, pamięć RAM dla potrzeb buforowania danych, pamięć Flash dla potrzeb przechowywania plików konfiguracyjnych dla układu reprogramowalnego oraz moduł reprogramowalny specjalizowanego koprocesora sterownika PLC. Moduł reprogramowalny specjalizowanego kopr ocesora sterownika PLC zaimplementowany w układzie reprogramowalnym, zawiera moduły połączone za pomocą szyny danych i adresowej w tym:

• moduł obsługi komunikacji wewnątrz układu reprogramowalnego, pozwalający na debugowanie i komunikację i innymi urządzeniami zaimplementowanymi w układzie reprogramowalnym, • moduł obsługi innych specjalizowanych koprocesorów, które mogą być podłączone do koprocesora sterownika PLC, pozwalając na realizacje funkcji specjalizowanych i matematycznych dla potrzeb złożonego przetwarzania danych, • konfigurowalny zmienny zestaw rejestrów dla potrzeb budowy mapy pamięci sterownika, przy czym rejestry połączone są za pomocą szyny adresowej i danych, udostępniając dane zewnętrznym modułom poprzez bufor danych i bufor adresu.

Na Fig. 4, przedstawiono budowę modułu podziału zadań pomiędzy JC sterownika PLC 1 specjalizowanego koprocesora sterownika PLC 2, który zawiera moduły:

• analizy ustawionej konfiguracji w module ustawiania konfiguracji sterownika PLC 1 dla potrzeb wyszczególnienia funkcji realizowanych w koprocesorze, • podziału zadań pomiędzy JC sterownika PLC i specjalizowanego koprocesora sterownika

PLC • wygenerowanie struktur wybranych do implementacji w koprocesorze dla układu reprogram owalnego, na bazie biblioteki dostępnych funkcji realizowanych w koprocesorze • konfiguracja pozostałych funkcji realizowanych w JC sterownika.

Za pomocą modułu ustawiania konfiguracji sterownika PLC 1, wprowadzany jest opis realizacji określonych zadań zgodnie z normą IEC 61131-3. Następnie opis ten jest analizowany i następuje podział zadań pomiędzy JC sterownika PLC i specjalizowany koprocesor sterownika PLC 2. Na bazie wygenerowanego opisu, generowany jest plik konfiguracyjny dla JC sterownika PLC i specjalizowane4

PL 225 022 B1 go koprocesora sterownika PLC 3, który umożliwia zaprogramowanie JC sterownika PLC i specjalizowanego koprocesora sterownika PLC oraz uruchomienie specjalizowanego koprocesora sterownika PLC 4.

Głównym elementem specjalizowanego multisterownika PLC przedstawionego na rysunku 2, jest układ reprogramowalny - którego funkcję może pełnić układ FPGA. W proponowanym zgłoszeniu sekwencja programu jest zrealizowana w sprzęcie w układzie FPGA. Innymi słowy każdy rozkaz w ykorzystywany przez aplikację jest zaszyty w FPGA (poprzez ustawioną konfigurację połączeń i struktury wewnętrznej w układzie FPGA) i realizowany sprzętowo, dzięki czemu całość systemu może pracować równolegle i w czasie rzeczywistym.

Pamięć przedstawiona na Fig. 3 jest używana do wymiany danych pomiędzy wygenerowanymi sterownikami i zewnętrznymi urządzeniami, natomiast pamięć przedstawiona na Fig. 2 pozwala przechowywać i zmieniać opis konfiguracji multisterownika - jego architektury wewnętrznej, a nie programu jak w zwykłych sterownikach PLC. W trakcie pracy można konfigurację tych sterowników zmieniać - jedynym ograniczeniem jest pojemność układu IPGA.

Układ według wynalazku został wykonany w jednej wersji.

Claims (2)

1. Zastrzeżenia patentowe

   1. Układ do podziału zadań realizowanych przez sterownik PLC pomiędzy jednostkę centralną PLC i specjalizowany koprocesor sterownika PLC, znamienny tym, że moduł ustawiania konfiguracji sterownika PLC 1, połączony jest poprzez moduł podziału zadań pomiędzy jednostkę centralną JC sterownika PLC i specjalizowanego koprocesora sterownika PLC 2, do generatora pliku konfiguracyjnego dla JC sterownika PLC i specjalizowanego koprocesora sterownika PLC 3 umożliwiającego zaprogramowanie JC sterownika PLC i specjalizowanego koprocesora sterownika PLC oraz uruchomienie specjalizowanego koprocesora sterownika PLC 4.
2. 2. Układ według zastrz. 1, znamienny tym, że specjalizowany koprocesor sterownika PLC 2 zawiera moduły takie jak moduł obsługi komunikacji z otoczeniem zewnętrznym, moduł zabezpieczeń, rekonfiguracji i nadzoru pracy zaimplementowane w układzie reprogramowalnym oraz moduł pamięci RAM i Flash, które to moduły połączone są za pomocą szyny adresowej i szyny danych oraz modułu reprogramowalnego specjalizowanego komprecesora sterownika PLC w układzie reprogramowalnym zawierającym moduł obsługi komunikacji, moduł zestawu rejestrów oraz moduł dodatkowych komprocesorów dla potrzeb złożonego przetwarzania danych, które to moduły połączone są za pomocą szyny adresowej i szyny danych.