PL223393B1 - Sposób zwiększenia rozdzielczości przetwornika cyfrowo-analogowego, wykorzystującego zasadę modulacji szerokości impulsów - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest sposób zwiększenia rozdzielczości przetworników cyfrowo-analogowych, wykorzystujących metodę modulacji szerokości impulsów (ang. Pulse-Width Modulation, PWM), stosowanych między innymi w kalibratorach i źródłach wzorcowego napięcia stałego.

W wielomiarowych źródłach wzorcowego napięcia stałego, które znajdują zastosowanie na przykład w kalibratorach, stosowane są przetworniki C/A wykorzystujące modulacje szerokości impulsu. Przetworniki te zbudowane są z części cyfrowej i analogowej. Część cyfrowa zawiera generator impulsów cyfrowych o nastawianym współczynniku wypełnienia, zwany dalej modulatorem PWM. W części analogowej znajduje się cyfrowo sterowany przełącznik analogowy oraz filtr dolnoprzep ustowy FDP. Na wejście sterujące przełącznika analogowego jest podawany sygnał z modulatora PWM. Przełącznik analogowy podaje na wejście filtru dolnoprzepustowego na przemian napięcie odniesienia albo zerowy potencjał, przez co na wejściu tego filtru powstaje sygnał PWM o współczynniku wypełnienia zdeterminowanym przez modulator oraz o amplitudzie równej wartości napięcia odniesienia. Na wyjściu filtru dolnoprzepustowego otrzymuje się podzielone napięcie odniesienia.

Zastosowanie w przetworniku C/A tylko jednego modulatora PWM nie zapewnia wystarczającej rozdzielczości nastawy napięcia wyjściowego.

W celu zwiększenia rozdzielczości nastawy napięcia wyjściowego, w źródłach i kalibratorach napięcia stałego stosowany jest przetwornik cyfrowo-analogowy z dwoma modulatorami PWM oraz sumatorem rezystancyjnym. W metodzie tej sumator, zbudowany z trzech rezystorów, dodaje sygnały PWM o amplitudach równych napięciu odniesienia oraz o współczynnikach wypełnienia równych odpowiednio D₁ = m/M oraz D₂ = n/N. Sumator rezystancyjny dodaje sygnały z różnymi wagami. Wagi te są zdeterminowane wartościami rezystorów sumatora. Przedstawiona metoda pozwala na osiągnięcie dużej rozdzielczości nastawy napięcia odniesienia, rzędu 9 dziesiętnych cyfr znaczących. Wadą tej metody jest wpływ niestabilności czasowej i temperaturowej rezystorów w układzie sumującym. Niestabilności te powodują zmiany stałych A i B, co skutkuje dryfem temperaturowym i czasowym napięcia na wyjściu układu.

Sposób według wynalazku polega na tym, że układ cyfrowego modulatora PWM, taktowanego sygnałem zegarowym T_CLK, steruje cyklicznie, co N taktów pracą trójpozycyjnego przełącznika a doprowadza na wejście dolnoprzepustowego filtru kolejno: w pierwszej fazie cyklu napięcie odniesienia U_REF, przez okres czasu nTCLK, w drugiej, podzielone przez dodatkowy dzielnik, napięcie odniesienia o wartości U_REF m/M, przez okres czasu T_CLK, w trzeciej fazie zerowy potencjał, przez okres czasu (N-n-1)T_CLK, przy czym po odfiltrowaniu wyższych harmonicznych, z tak powstałego sygnału uzyskuje się napięcie o wartości U_REF(n/N + m/NM), nastawialne z dużą rozdzielczością równą iloczynowi NM, a niezbędny do działania opisanego układu wstępny podział napięcia U_REF, korzystnie realizuje się przy użyciu dodatkowego modulatora PWM z tradycyjnym, dwupozycyjnym przełącznikiem i filtrem dolnoprzepustowym lub przy użyciu innego, sterowanego cyfrowo, precyzyjnego dzielnika napięcia.

W sposobie według wynalazku wyeliminowano konieczność stosowania rezystorów sumujących, przy zachowaniu dużej rozdzielczości nastawy napięcia wyjściowego.

Przedmiot wynalazku przedstawiono na rysunkach na których Fig. 1 przedstawia schemat blokowy przetwornika cyfrowo-analogowego z modulacją PWM o zwiększonej rozdzielczości wykorzystujący sposób według wynalazku, oraz Fig. 2 przedstawiającego kształt sygnału na wejściu filtru FDP2.

W sposobie według wynalazku zastosowano dwa modulatory PWM, generujące sygnał cyfrowy o okresach równych odpowiednio T₁ = MT_CLK oraz T₂ = NT_CLK oraz o współczynnikach wypełnienia równych odpowiednio D₁ = m/M oraz D₂ = n/N. Oba modulatory PWM są taktowane tym samym sygnałem zegarowym T_CLK. Modulator generujący sygnał o współczynniku wypełnienia Di steruje przełącznikiem analogowym, który podaje na wejście filtru dolnoprzepustowego FDP1 na przemian napięcie odniesienia U_REF lub zerowy potencjał, przez co na wejściu tego filtru powstaje sygnał PWM o współczynniku wypełnienia D₁ = m/M oraz amplitudzie równej wartości napięcia odniesienia U_REF. Wartość średnia napięcia na wyjściu filtru dolnoprzepustowego FDP1 jest równa:

U' = Uref m/M

Drugi modulator PWM steruje trójpozycyjnym przełącznikiem analogowym w następujący sposób:

PL 223 393 B1 przez czas nT_CLK na wejście drugiego filtru dolnoprzepustowego FDP2, podawane jest napięcie odniesienia U_REF, następnie przez czas równy jednemu taktowi zegara T_CL< na wejście filtru FDP2 zostaje podane napięcie U' z wyjścia filtru FDP1 pierwszego modulatora PWM, przez resztę czasu, który jest równy (N-n-1)T_CL<, na wejście filtru FDP2 podawany jest zerowy potencjał.

Kształt sygnału na wejściu filtru FDP2 został przedstawiony na Fig. 2.

Na wyjściu filtru FDP2 uzyskuje się napięcie o wartości średniej równej:

Uwy = Uref

N NM

W powyższym wzorze pierwszy składnik wyrażenia w nawiasie reprezentuje rozdzielczość nastawy pojedynczego modulatora PWM, która z reguły jest rzędu kilkunastu bitów (typowo 16). Drugi składnik wskazuje na możliwość zwiększenia rozdzielczości nastawy napięcia wyjściowego. Na przykład w przypadku szesnastobitowej rozdzielczości obu modulatorów PWM, maksymalny błąd względny rozdzielczości nastawy U_WY jest równy 2^- . Dla porównania maksymalny błąd względny rozdzielczości nastawy przetwornika c/a z pojedynczym szesnastobitowym modulat orem PWM jest równy 2^-16.'

Claims (1)

1. Zastrzeżenie patentowe

   Sposób zwiększenia rozdzielczości przetwornika cyfrowo-analogowego, wykorzystującego zasadę modulacji szerokości impulsów z układem cyfrowego modulatora PWM, znamienny tym, że układ cyfrowego modulatora PWM, taktowanego sygnałem zegarowym T_CL<, steruje cyklicznie co N taktów pracą trójpozycyjnego przełącznika a doprowadza na wejście dolnoprzepustowego filtru kolejno: w pierwszej fazie cyklu napięcie odniesienia U_REF, przez okres czasu nT_CL< w drugiej, podzielone przez dodatkowy dzielnik, napięcie odniesienia o wartości U_REF m/M, przez okres czasu T_CL<, w trzeciej fazie zerowy potencjał, przez okres czasu (N-d-1)T_CLK, przy czym po odfiltrowaniu wyższych harmonicznych, z tak powstałego sygnału uzyskuje się napięcie o wartości U_REF(n/N + m/NM), nastawialne z dużą rozdzielczością równą iloczynowi NM, a niezbędny do działania opisanego układu wstępny podział napięcia U_REF, korzystnie realizuje się przy użyciu dodatkowego modulatora PWM z tradycyjnym, dwupozycyjnym przełącznikiem i filtrem dolnoprzepustowym lub przy użyciu innego, sterowanego cyfrowo, precyzyjnego dzielnika napięcia.