PL188223B1 - Tranzystor połowy z izolowaną bramką o kanale wzbogacanym - Google Patents

Tranzystor połowy z izolowaną bramką o kanale wzbogacanym

Info

Publication number
PL188223B1
PL188223B1 PL98329415A PL32941598A PL188223B1 PL 188223 B1 PL188223 B1 PL 188223B1 PL 98329415 A PL98329415 A PL 98329415A PL 32941598 A PL32941598 A PL 32941598A PL 188223 B1 PL188223 B1 PL 188223B1
Authority
PL
Poland
Prior art keywords
substrate
electrode
semiconductor
gate
source
Prior art date
Application number
PL98329415A
Other languages
English (en)
Other versions
PL329415A1 (en
Inventor
Zbigniew Lisik
Jan Szmidt
Original Assignee
Politechnika Lodzka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika Lodzka filed Critical Politechnika Lodzka
Priority to PL98329415A priority Critical patent/PL188223B1/pl
Publication of PL329415A1 publication Critical patent/PL329415A1/xx
Publication of PL188223B1 publication Critical patent/PL188223B1/pl

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Tranzystor połowy z izolowaną bramką o kanale wzbogacanym wyposażony w półprzewodnikowe podłoże oraz elektrodę źródła i elektrodę drenu, z których jedna jest umieszczona na powierzchni wysepki z materiału półprzewodnikowego o odmiennym niż podłoże typie przewodnictwa, wbudowanej w półprzewodnikowe podłoże, i tworzy z podłożem złącze typu p-n, zawierający nadto elektrodę bramki umieszczoną na warstwie dielektryka nałożonej na powierzchnię podłoża między obszarem źródła i obszarem drenu, znamienny tym, że druga spośród elektrod źródła (S) i drenu (D) jest umieszczona bezpośrednio na powierzchni półprzewodnikowego podłoża (Sub) tworząc z nim złącze Schottkiego metal-półprzewodnik

Description

Przedmiotem wynalazku jest tranzystor połowy z izolowaną bramką o kanale wzbogacanym.
Znane dotychczas tranzystory polowe z izolowaną bramką o kanale wzbogacanym zawierają półprzewodnikowe podłoże, w które są wbudowane dwie wysepki z materiału półprzewodnikowego o odmiennym niż podłoże typie przewodnictwa. Na powierzchnię jednej z wysepek jest nałożona elektroda źródła, zaś na powierzchnię drugiej wysepki - elektroda drenu. Na powierzchni podłoża, między tymi wysepkami, jest nałożona warstwa dielektryka, na którą z kolei jest nałożona elektroda sterująca zwana bramką. Cechą charakterystyczną tych tranzystorów jest występowanie w nich dwóch złącz p-n, jednego między elektrodą źródła i podłożem, drugiego między elektrodą drenu i podłożem.
Tranzystor połowy z izolowaną bramką o kanale wzbogacanym, według wynalazku, zawiera półprzewodnikowe podłoże oraz elektrodę źródła i elektrodę drenu, z których jedna jest umieszczona bezpośrednio na powierzchni półprzewodnikowego podłoża tworząc z nim złącze Schottkiego metal - półprzewodnik i jedna jest umieszczona na powierzchni wysepki z materiału półprzewodnikowego o odmiennym niż podłoże typie przewodnictwa, wbudowanej w półprzewodnikowe podłoże, i tworzy z podłożem złącze typu p-n. Na powierzchni podłoża, między obszarem źródła i obszarem drenu, jest nałożona warstwa dielektryka, na której z kolei jest umieszczona elektroda bramki.
Złącze Schottkiego utworzone między elektrodą źródła i podłożem lub między elektrodą drenu i podłożem umożliwia utworzenie przewodzącego kanału między obszarem źródła i obszarem drenu.
Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia tranzystor, w którym złącze Schottkiego tworzy z podłożem elektroda drenu, zaś fig. 2 - tranzystor, w którym złącze Schottkiego tworzy z podłożem elektroda źródła.
Tranzystor przedstawiony na fig. 1 zawiera podłoże Sub z materiału półprzewodnikowego typu p, w które jest wbudowana wysepka n+ z materiału półprzewodnikowego typu n. Na wysepce n jest umieszczona, złączona z nią galwanicznie, metaliczna elektroda źródła S. Bezpośrednio na powierzchni podłoża Sub jest umieszczona metaliczna elektroda drenu D tworząc z podłożem złącze Schottkiego typu metal - półprzewodnik. Na powierzchni podłoża Sub, między wysepką n+ i elektrodą drenu D, jest nałożona warstwa dielektryka Die, na której z kolei jest umieszczona elektroda bramki G.
Tranzystor przedstawiony na fig. 2 zawiera podłoże Sub z materiału półprzewodnikowego typu p, w które jest wbudowana wysepka n+ z materiału półprzewodnikowego typu n.
188 223
Na wysepce n+jest umieszczona, złączona z nią galwanicznie, metaliczna elektroda drenu D. Bezpośrednio na powierzchni podłoża Sub jest umieszczona metaliczna elektroda źródła S tworząc z podłożem złącze Schottkiego typu metal - półprzewodnik. Na powierzchni podłoża Sub, między wysepką n+ i elektrodą źródła S, jest nałożona warstwa dielektryka Die, na której z kolei jest umieszczona elektroda bramki G.
Przy pomocy zewnętrznych źródeł napięć polaryzuje się bramkę G względem źródła S oraz obszar drenu D względem źródła S. Nadto zewnętrzne źródło napięcia włącza się między podłoże Sub i obszar źródła S. Wytworzone między bramką G i powierzchnią podłoża Sub pole elektryczne powoduje zaindukowanie się w przypowierzchniowej warstwie podłoża Sub warstwy inwersyjnej o przeciwnym typie przewodnictwa niż przewodnictwo podłoża Sub. Powstanie warstwy inwersyjnej jest równoznaczne z zaindukowaniem się kanału przewodzącego, umożliwiającego przepływ elektronów między obszarem źródła S i obszarem drenu D przez złącze Schottkiego i złącze p-n.
188 223
Departament Wydawnictw UP RP. Nakład 50 egz. Cena 2,00 zł.

Claims (1)

  1. Zastrzeżenie patentowe
    Tranzystor połowy z izolowaną bramką o kanale wzbogacanym wyposażony w półprzewodnikowe podłoże oraz elektrodę źródła i elektrodę drenu, z których jedna jest umieszczona na powierzchni wysepki z materiału półprzewodnikowego o odmiennym niż podłoże typie przewodnictwa, wbudowanej w półprzewodnikowe podłoże, i tworzy z podłożem złącze typu p-n, zawierający nadto elektrodę bramki umieszczoną na warstwie dielektryka nałożonej na powierzchnię podłoża między obszarem źródła i obszarem drenu, znamienny tym, że druga spośród elektrod źródła (S) i drenu (D) jest umieszczona bezpośrednio na powierzchni półprzewodnikowego podłoża (Sub) tworząc z nim złącze Schottkiego metal-półprzewodnik.
PL98329415A 1998-10-27 1998-10-27 Tranzystor połowy z izolowaną bramką o kanale wzbogacanym PL188223B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL98329415A PL188223B1 (pl) 1998-10-27 1998-10-27 Tranzystor połowy z izolowaną bramką o kanale wzbogacanym

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL98329415A PL188223B1 (pl) 1998-10-27 1998-10-27 Tranzystor połowy z izolowaną bramką o kanale wzbogacanym

Publications (2)

Publication Number Publication Date
PL329415A1 PL329415A1 (en) 2000-05-08
PL188223B1 true PL188223B1 (pl) 2004-12-31

Family

ID=20073061

Family Applications (1)

Application Number Title Priority Date Filing Date
PL98329415A PL188223B1 (pl) 1998-10-27 1998-10-27 Tranzystor połowy z izolowaną bramką o kanale wzbogacanym

Country Status (1)

Country Link
PL (1) PL188223B1 (pl)

Also Published As

Publication number Publication date
PL329415A1 (en) 2000-05-08

Similar Documents

Publication Publication Date Title
KR970705834A (ko) 전원 반도체 장치(Power semiconductor devices)
US6917054B2 (en) Semiconductor device
KR950034767A (ko) Mis형 반도체장치
KR970054363A (ko) 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
JPH06291311A (ja) 高電圧トランジスタ
EP1253634A3 (en) Semiconductor device
EP1227522A3 (en) High breakdown voltage semiconductor device
EP1143526A3 (en) Field effect transistor and method of manufacturing the same
JPWO2021094878A5 (pl)
KR970067716A (ko) 반도체 장치 및 그 제조방법
US4454523A (en) High voltage field effect transistor
JPH0324791B2 (pl)
KR980006243A (ko) 반도체 장치 및 그 제조방법
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
JPS6159666B2 (pl)
US6798181B2 (en) Voltage supply circuit for reducing power loss through a ground connection
JP3402043B2 (ja) 電界効果トランジスタ
PL188223B1 (pl) Tranzystor połowy z izolowaną bramką o kanale wzbogacanym
EP1403930A3 (en) Semiconductor device and method of manufacturing the same
JPH03205832A (ja) 絶縁ゲート形半導体装置とその製造方法
JPH0473301B2 (pl)
KR920022563A (ko) 반도체 장치 및 그 제조방법
JPH0475657B2 (pl)
JP3217484B2 (ja) 高耐圧半導体装置
JPH0329326A (ja) 接合型電界効果型トランジスタ