PL175115B1

PL175115B1 - Sposób odbioru sygnału i stacja bazowa selektywnego wywołania do odbioru sygnału

Info

Publication number: PL175115B1
Application number: PL94313111A
Authority: PL
Inventors: Keith A. Chanroo; Zaffer S. Merchant; Xiaojun Li
Original assignee: Motorola Inc
Priority date: 1993-08-26
Filing date: 1994-08-18
Publication date: 1998-11-30
Also published as: CA2166304A1; US5450612A; CZ56396A3; WO1995006364A1; EP0716789A1; CZ286143B6; EP0716789A4; CN1136871A; PL313111A1; JPH09501289A; JP2718266B2; TW252251B; AU7568694A; BR9407467A; AU675578B2; KR100193972B1

Abstract

1. Sposób odbioru sygnalu zawierajacego wiele drugich sygnalów, znamienny tym, ze digitalizuje sie sygnal odpowiadajacy wielu bi- tom cyfrowym, przetwarza sie kazdy z wielu bitów cyfrowych w sygnal czestotliwosciowy zawierajacy wiele próbek czestotliwosciowych, zapamietuje sie te próbki czestotliwosciowe odpowiadajace kazdemu z wielu bitów cyfro- wych, przy czym to zapamietywanie polega na tym, ze zestawia sie próbki czestotliwosciowe w postaci reprezentacji macierzowej o pewnej licz- bie wierszy zawierajacych wiele bitów cyfro- wych i o pewnej liczbie kolumn zawierajacych wiele próbek czestotliwosciowych odpowiada- jacych jednemu z wielu drugich sygnalów, a nastepnie dekoduje sie wiele drugich sygnalów z wielu próbek czestotliwosciowych w ten spo- sób, ze tworzy sie co najmniej jedno okno do mierzenia mocy co najmniej jednej próbki cze- stotliwosciowej odpowiadajacej kolumnie w re- prezentacji macierzowej i okresla sie jedna próbke czestotliwosciowa odpowiadajaca tej ko- lumnie reprezentacji macierzowej, która ma ma- ksymalna moc. FIG. 1 PL PL PL

Description

Przedmiotem wynalazku jest sposób odbioru sygnału i stacja bazowa selektywnego wywołania do odbioru sygnału.

W systemach telekomunikacyjnych z wieloma odbiornikami selektywnego wywołania łączność w kanale szerokopasmowym wymaga stosowania filtru pasmowoprzepustowego na wejściu sygnału. Charakterystyka tego filtru pasmowoprzepustowego powinna umożliwiać dokładny odbiór sygnału szerokopasmowego, czyniąc demodulator typu dyskryminatora skutecznym do dekodowania sygnału szerokopasmowego. Kiedy jednak sygnał odbierany zawiera wiele sygnałów wąskopasmowych w jednym kanale szerokopasmowym, to wiele sygnałów wąskopasmowych jest dekodowane za pomocą wielu filtrów. Charakterystyka każdego z tych filtrów obejmuje inne częstotliwości. Technika dekodowania za pomocą wielu filtrów jest bardzo kosztowna.

Niestety przy łączności w kanale wąskopasmowym odbiór sygnału jest utrudniony z powodu takich niekorzystnych zjawisk jak zanik i przesunięcie częstotliwości. Na skutek zaniku obwiednia i faza odbieranego sygnału zmieniają się w sposób przypadkowy z powodu efektu wielościeżkowego. Jeżeli nadawany zmodulowany częstotliwościowo sygnał (FM) ma szerokość pasma mniejszą niż szerokość pasma spójności kanału wielościeżkowego, przypadkowy szum FM wytwarzany przez zmiany fazy odbieranego sygnału będzie nakładać się na modulację

175 115 pożądaną. Kiedy zatem do demodulowania sygnału stosuje się konwencjonalny dyskryminator, przypadkowa modulacja częstotliwości jest największa i stosunek sygnału do szumu w paśmie podstawowym na wyjściu dyskryminatora częstotliwości osiąga górną granicę. Ta granica (pułap) obniża się dla sygnału wąskopasmowego. Z pułapu tego wynika stopa błędu demodulacji.

Dodatkowo sygnały wąskopasmowe mają przypadkowe przesunięcie częstotliwości, które powoduje, że sygnały wąskopasmowe są odbierane w różnych miejscach wewnątrz swych subkanałów. Z tego względu wiele wąskich filtrów pasmowoprzepustowych musi mieć charakterystykę częstotliwościową co najmniej zgodną z każdym z wąskopasmowych subkanałów. Przy zwiększaniu szerokości pasma wąskich filtrów pasmowoprzepustowych sygnały będą się pojawiać wewnątrz pasma każdego filtru wąskopasmowego. Aby zagwarantować prawidłowy odbiór każdego sygnału wąskopasmowego, stosunek sygnału do szumu filtru musi być znacznie zmniejszony.

Z opisu patentowego US 4 245 325 znany jest system odbioru cyfrowych sygnałów wieloczęstotliwościowych, w którym jeden układ operacyjny realizuje mnożenie sygnałów wieloczęstotliwościowych, złożonych z N próbek jako sygnałów wejściowych, przez funkcję okienka zawierającą współczynniki potrzebne dla szybkiej transformacji Fourier’a. Sygnał wyjściowy wytworzony przez ten pierwszy układ operacyjny, jako sygnał próbki, jest poddawany szybkiej transformacji Fourier’a w drugim układzie operacyjnym, które zawiera obwód odejmujący i obwód logiczny. W obwodzie odejmującym sygnały N/2 próbek są opóźniane, aby podzielić na połowę liczbę sygnałów próbek.

Sposób odbierania sygnału zawierającego wiele drugich sygnałów, według wynalazku charakteryzuje się tym, że digitalizuje się sygnał odpowiadający wielu bitom cyfrowym, przetwarza się każdy z wielu bitów cyfrowych w sygnał częstotliwościowy zawierający wiele próbek częstotliwościowych, zapamiętuje się te próbki częstotliwościowe odpowiadające każdemu z wielu bitów cyfrowych. Zapamiętywanie próbek częstotliwościowych polega na tym, że zestawia się je w postaci reprezentacji macierzowej o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych odpowiadających jednemu z wielu drugich sygnałów. Następnie dekoduje się wiele drugich sygnałów z wielu próbek częstotliwościowych w ten sposób, że tworzy się co najmniej jedno okno do mierzenia mocy co najmniej jednej próbki częstotliwościowej odpowiadającej kolumnie w reprezentacji macierzowej i określa się jedną próbkę częstotliwościową odpowiadającą tej kolumnie reprezentacji macierzowej, która ma maksymalną moc.

Korzystnie podczas przetwarzania identyfkuje się wiele próbek cyfrowych odpowiadających każdemu z wielu bitów cyfrowych. Ilość próbek cyfrowych wielu bitów cyfrowych zwiększa się do potęgi liczby dwa oraz przeprowadza się szybką transformację Fouriera na wielu próbkach cyfrowych, odpowiadających każdemu z wielu bitów cyfrowych i wytwarza się wiele próbek częstotliwościowych.

Korzystnie tworzenie okna do mierzenia mocy polega na tym, że ustala się położenie okna na jednej próbce częstotliwościowej spośród wielu bitów cyfrowych jednego z wielu drugich sygnałów i gromadzi się tę próbkę częstotliwościową w oknie do mierzenia mocy. Następnie przesuwa się okno do mierzenia do innej z wielu próbek częstotliwościowych, przy czym to przesuwanie kontynuuje się, aż do momentu gdy zostaną zmierzone próbki częstotliwościowe tego drugiego sygnału.

Korzystnie określenie próbki częstotliwościowej odpowiadającej kolumnie reprezentacji macierzowej o maksymalnej mocy przeprowadza się w ten sposób, że porównuje się moc każdego położenia okna i określa się położenie okna odpowiadające maksimum mocy. N astępnie dzieli się okno odpowiadające maksimum mocy na pierwszą i drugą część, porównuje się pierwszą część z drugą częścią i określa się binarną reprezentację każdego z wielu bitów cyfrowych.

Korzystnie podczas łączności z wieloma odbiornikami selektywnego wywołania w systemie telekomunikacyjnym, nadaje się sygnał selektywnego wywołania do wielu odbiorników selektywnego wywołania, odbiera się sygnał zawierający sygnały potwierdzenia z co najmniej jednego z wielu odbiorników selektywnego wywołania odbierających sygnał selektywnego wywołania, digitalizuje się ten sygnał i zapamiętuje się sygnał odpowiadający wielu bitom

1715115 cyfrowym. Zapamiętywanie sygnału polega na tym, że zestawia się wiele próbek częstotliwościowych w postaci reprezentacji macierzowej o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych, przetwarza się każdy z wielu bitów cyfrowych w sygnał częstotliwościowy zawierający wiele próbek częstotliwościowych i zapamiętuje się wiele próbek częstotliwościowych odpowiadających każdemu z wielu bitów cyfrowych. Następnie dekoduje się sygnały potwierdzenia z wielu próbek częstotliwościowych w ten sposób, że tworzy się okno do mierzenia mocy odpowiadającej kolumnie reprezentacji macierzowej i określa się jedną próbkę częstotliwościową odpowiadającą tej kolumnie reprezentacji macierzowej sygnału potwierdzenia, która ma maksymalną moc.

Korzystnie podczas przetwarzania identyfikuje się wiele próbek cyfrowych odpowiadających każdemu z wielu bitów cyfrowych, ilość próbek cyfrowych wielu bitów cyfrowych zwiększa się do potęgi liczby dwa, przeprowadza się szybką transformację Fouriera na wielu próbkach cyfrowych i przekształca się widmowo każdy z wielu bitów cyfrowych w jego reprezentację częstotliwościową.

Stacja bazowa selektywnego wywołania do odbierania sygnału zawierająca nadajnik i odbiornik sygnału według wynalazku jest charakterystyczna tym, że zawiera przetwornik analogowo-cyfrowy dołączony do odbiornika telekomunikacyjnego połączonego ze sterownikiem. Do sterownika dołączona jest pamięć sygnału bitów cyfrowych. Natomiast z przetwornikiem analogowo-cyfrowym połączony jest także procesor sygnału cyfrowego zawierający organizator tablic do zestawiania wielu próbek częstotliwościowych w postaci reprezentacji macierzowej o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych odpowiadających jednemu z wielu drugich sygnałów. Ponadto w sterowniku albo w procesorze sygnału cyfrowego umieszczony jest dekoder zawierający generator okna z wyjściem okna do mierzenia mocy co najmniej jednej próbki częstotliwościowej odpowiadającej kolumnie reprezentacji macierzowej i zespół wyznaczający jedną próbkę częstotliwościową odpowiadającą kolumnie reprezentacji macierzowej każdego z wielu sygnałów telekomunikacyjnych o maksymalnej mocy.

Korzystnie procesor sygnału cyfrowego zawiera identyfikator do identyfikowania wielu próbek cyfrowych -odpowiadających każdemu z wielu bitów cyfrowych, obwód wypełniający do zwiększania do potęgi liczby dwa liczby próbek cyfrowych wielu bitów cyfrowych.

Korzystnie przetwornik analogowo-cyfrowy zawiera obwód próbkowania i podtrzymywania do próbkowania sygnału z uprzednio określoną szybkością próbkowania, a procesor sygnału cyfrowego zawiera organizator tablicowy do zestawiania wielu próbek częstotliwościowych w reprezentację macierzową o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych.

Korzystnie generator okna dekodera zawiera sterownik do ustalania położenia okna na odpowiadającym jednemu z wielu bitów cyfrowych sygnałów częstotliwościowych, akumulator do gromadzeniajednej próbki częstotliwościowej w oknie, sterownik przesuwający okno, zespół wyznaczający zawierający komparator do porównywania mocy każdej pozycji okna i dzielnik do dzielenia okna.

Przedmiot wynalazku w przykładzie realizacji jest odtworzony na rysunku, na którym fig. 1 przedstawia system telekomunikacyjny selektywnego wywołania, w schemacie blokowym; fig. 2 - stację bazową selektywnego wywołania, w schemacie blokowym; fig. 3 - odbiornik selektywnego wywołania, w schemacie blokowym; fig. 4 - dekoder/sterownik stosowany w odbiorniku selektywnego wywołania z fig. 3, w schemacie blokowym; fig. 5 - przykład rozkładu bitów w funkcji czasu sygnału potwierdzenia zwrotnego jednego z grupy odbiorników selektywnego wywołania; fig. 6 - kanał szerokopasmowy w postaci dziesięciu subkanałów częstotliwościowych sygnałów potwierdzenia zwrotnego; fig. 7 - sieć działań procesora sygnału cyfrowego stacji bazowej selektywnego wywołania z fig. 2; fig. 8 - reprezentację macierzową o wierszach odpowiadających liczbie bitów i o kolumnach odpowiadających liczbie próbek częstotliwościowych; fig. 9 - reprezentację w domenie częstotliwościowej bitów sygnału z fig. 5; fig. 10 dekodowanie bitów w subkanale przez generowanie okna, zaś fig 11 przedstawia sieć działań odbiornika selektywnego wywołania z fig. 3.

1715115

Na fig. 1 przedstawiono telekomunikacyjny system selektywnego wywołania 100 zawierający terminal/sterownik 104 połączony, poprzez konwencjonalną publiczną lub prywatną, sieć telefoniczną 102 z komputerem/modemem 101, z urządzeniem fototelegraficznym FAKS 103 oraz z aparatem telefonicznym 116. Sieć telefoniczna 102, poprzez terminal/sterownik 104, jest dołączona do wielu stacji bazowych selektywnego wywołania 120, 122, 124. Nadają one i odbierają, sygnały za pomocą swoich nadbiorników 110, 112, 114. Szczegóły działania stacji bazowych selektywnego wywołania 120, 122,124 zostaną dokładniej omówione poniżej. Wiele stacji bazowych selektywnego wywołania 120, 122, 124 ma przypisany sobie obszar pokrycia (na przykład 105 i 106), w którym są rozsyłane sygnały z terminala/sterownika 104 i odbierane, przez co najmniej jeden z wielu odbiorników selektywnego wywołania 108.

Jak przedstawiono na fig. 2, stacje bazowe selektywnego wywołania 120, 122, 124 zawierają przyłącze telefoniczne 201, które umożliwia wprowadzanie komunikatów do telekomunikacyjnego systemu selektywnego wywołania 100 z aparatu telefonicznego 116, modemu/komputera 101, urządzenia fototelegraficznego 103 lub urządzenia wprowadzania danych alfanumerycznych (nie pokazanych) poprzez publiczną lub prywatną sieć telefoniczną. Terminal telekomunikacyjny 202, przetwarza informacje odebrane z przyłącza telefonicznego 201. Wytworzony adres i zdekodowany komunikat z odebranych informacji są przechowywane w pamięci 204, aż do następnego cyklu nadawania.

Terminal telekomunikacyjny 202 jest sprzężony ze sterownikiem 206, który steruje działaniem nadajnika systemowego 208, nadajnika telekomunikacyjnego 210, odbiornika systemowego 212 i odbiornika telekomunikacyjnego 214. Generator synchronizacji 216 dołączony do sterownika 206 wytwarza sygnał zegarowy o dużej dokładności, w celu zachowania synchronizacji systemowej łączności i synchronizacji systemu telekomunikacyjnego selektywnego wywołania 100 obejmującego wszystkie stacje bazowe selektywnego wywołania 120,122, 124 i wiele odbiorników selektywnego wywołania 108 w sposób znany. Nadajnik telekomunikacyjny 210 nadaje do wielu odbiorników selektywnego wywołania 108 sygnał, który zawiera komunikaty typu przywoławczego, korzystnie na pierwszej częstotliwości w cyklu nadawania. Pewna grupa odbiorników selektywnego wywołania 108 jest wywoływana przez nadajnik telekomunikacyjny 210, aby odbierać komunikat przywoławczy. Jak wiadomo, komunikat przywoławczy przed wysłaniem jest kodowany z odpowiednim adresem dla wywołania grupy odbiorników selektywnego wywołania 108 spośród wielu odbiorników selektywnego wywołania 108. Przykładowo, kiedy pewna grupa z wielu odbiorników selektywnego wywołania 108 byłaby aparatami przywoławczymi, odbiorniki selektywnego wywołania 108 tej grupy, które odebrały komunikat, będą równocześnie nadawać odpowiedź, zawierającą sygnały zwrotne potwierdzenia. Ta odpowiedź zwrotna (potwierdzenie) nadawana jest na innej częstotliwości, korzystnie znacznie niższej niż pierwsza częstotliwość. Odbiornik telekomunikacyjny 214 stacji bazowych selektywnego wywołania 120,122,124 odbiera sygnał zwrotnego potwierdzenia, który jest przechowywany w pamięci 204. Następnie demoduluje ten sygnał potwierdzenia zwrotnego w celu wytworzenia sygnału pasma podstawowego. Sygnał pasma podstawowego jest przetwarzany z postaci analogowej na postać cyfrową przez przetwornik analogowo-cyfrowy 220. Sygnał przetworzony przez przetwornik analogowo-cyfrowy 220jest odbierany i przechowywany przez procesor sygnału cyfrowego 218. Procesor sygnału cyfrowego 218 odbiera i przechowuje cyfrowe próbki jako bity cyfrowe w sposób ciągły aż do momentu, gdy wszystkie bity sygnału potwierdzenia zwrotnego zostaną odebrane i zapamiętane. Cyfrowe próbki są odzyskiwane z pamięci, a każdy bitjest przetwarzany w jego odwzorowanie w dziedzinie widmowej. Korzystnie procesor sygnału cyfrowego 218 wykonuje szybkie przekształcenie Fouriera (FFT) na każdym cyfrowym bicie, by wytworzyć sygnał częstotliwościowy zawierający wiele sygnałów potwierdzenia zwrotnego odebranych jako złożony sygnał czasowy od odpowiadających im odbiorników selektywnego wywołania z grupy odbiornika selektywnego wywołania 108. Generator synchronizacji 216jest dołączony do procesora sygnału cyfrowego 218, aby zapewnić synchronizację przetwarzania wielu bitów cyfrowych, zawierających wiele sygnałów potwierdzenia zwrotnego. Działanie procesora sygnału cyfrowego 218 zostanie szczegółowo omówione poniżej.

Na fig. 3 przedstawiony jest schemat blokowy odbiornika selektywnego wywołania 108 zawierającego antenę 302 do odbioru nadawanych sygnałów o częstotliwości radiowej (RF),

175 115 które sa podawane na wejście odbiornika 304. Sygnały te są korzystnie sygnałami komunikatu selektywnego wywołania (przywoławczymi), które dostarczają przykładowo adres odbiornika i towarzyszący komunikat, taki jak informacja cyfrowa lub alfanumeryczna. Jednakże należy zauważyć, że można tu zastosować także inne znane postaci sygnalizacji przywoławczej, jak sygnalizacja tylko tonowa lub tonowa i głosowa. Odbiornik 304 przetwarza sygnał RF i wytwarza na wyjściu strumień danych reprezentujących informacje zdemodulowanych danych. Informacja zdemodulowanych danych jest podawana na wejście dekodera/sterownika 306, który przetwarza te informacje w znany sposób. Nadajnik 334 jest sprzężony z anteną 302 i dekoderem/sterownikem 306. Przełącznik zasilania 310, sprzężony także z dekoderem/sterownikem 306 służy do sterowania doprowadzania zasilania do odbiornika 304 oraz do nadajnika, co zapewnia oszczędzanie baterii. Odpowiedź potwierdzenia zwrotnego z nadajnika 334 jest wysyłana po odebraniu komunikatu przywoławczego przez odbiornika 304.

W przykładzie realizacji przyjęto znany protokół sygnalizacji POCSAG, chociaż mogą tu być stosowane również inne protokóły sygnalizacji. Po odebraniu adresu przez dekoder/sterownik 306, porównuje się go z jednym lub z wieloma adresami przechowywanymi w pamięci wtyku kodowego 322 (lub w pamięci kodowej). Gdy wykryje się dopasowanie adresów, generuje się sygnał alarmu, by powiadomić użytkownika, że odebrany został komunikat selektywnego wywołania lub przywołanie. Ten sygnał alarmu jest kierowany do urządzenia alarmu akustycznego 314 wywołującego alarm akustyczny, lub do urządzenia alarmu dotykowego 316 wywołującego cichy alarm wibracyjny. Przełączniki 320 umożliwiają użytkownikowi odbiornika selektywnego wywołania 108, między innymi, wybór pomiędzy alarmem akustycznym 314 a alarmem dotykowym 316.

Odbierane następnie informacje zostają zapisane w pamięci 404 dekodera/sterownika 306 (fig. 4). Użytkownik ma dostęp do tych informacji poprzez przełączniki 320, które umożliwiają zerowanie, odczytywanie, kasowanie komunikatów, itd. W szczególności przez wybranie za pomocą przełączników 320 odpowiednich funkcji zapisany komunikatjest odtwarzany z pamięci i przetwarzany przez dekoder/sterownik 306, a następnie zobrazowany na wyświetlaczu 308. Odebranie komunikatu przez odbiornik selektywnego wywołania 108 może automatycznie spowodować wysłanie odpowiedzi potwierdzenia zwrotnego do wybranej stacji bazowej selektywnego wywołania 120, 122, 124, aby poinformować ją, że komunikat został poprawnie odebrany. Korzystnie, za pomocą przełączników 320 lub innych znanych urządzeń wejściowych, użytkownik może wprowadzać komunikat. Po wprowadzeniu takiego komunikatu dekoder/sterownik 306 przetwarza ten komunikat przez zakodowanie adresu pochodzącego z. odebranego komunikatu i wytwarza odpowiedź potwierdzenia zwrotnego. Następnie ta zakodowana odpowiedź potwierdzenia zwrotnego jest nadawana do tej stacji bazowej selektywnego wywołania 120, 122, 124, która wysłała komunikat przywoławczy, w sposób znany.

Figura4jest elektrycznym schematem blokowym dekodera/sterownika 306, zbudowanego na bazie mikrokomputera, nadającego się do stosowania w odbiorniku selektywnego wywołania 108 z fig. 3. Jak pokazano, mikrokomputer zawiera własny sterownik wyświetlacza 414 oraz oscylator 418, który wytwarza sygnały synchronizujące. Kwarc lub oscylator kwarcowy (nie pokazany) jest sprzężony z wejściami oscylatora 418, aby zapewniać sygnał zadający dla ustalenia synchronizacji mikrokomputera. Zegar/licznik 402 jest dołączony do oscylatora 418 i zapewnia programowalne funkcje synchronizacji, które są potrzebne do sterowania działaniem odbiornika 304 lub centralnego procesora 410. Pamięć RAM (pamięć o dostępie swobodnym) 404 jest wykorzystywana do przechowywania zmiennych otrzymanych podczas przetwarzania oraz do przechowywania informacji komunikatu, otrzymanych podczas działania odbiornika selektywnego wywołania 108. Pamięć ROM (pamięć stała) 406 przechowuje podprogramy, które sterują działaniem odbiornika 304 lub centralnego procesora 410. W wielu zastosowaniach mikrokomputerowych programowalna pamięć ROM może być utworzona albo przez programowalną pamięć stałą PROM, albo przez pamięć EEPROM (elektrycznie wymazywalna, programowalna pamięć stała). Oscylator 418, zegar/licznik 402, pamięć RAM 404 i pamięć rOm 406 są dołączone poprzez magistralę danych 408 do centralnego procesora 410, który realizuje polecenia i steruje działaniami dekodera/sterownika 306.

175 115

Zdemodulowane dane wytworzone przez odbiornik 304 są podawane na dekoder/sterownik 306 poprzez port wejścia/wyjścia 412. Te zdemodulowane dane są przetwarzane przez centralny procesor 410, a kiedy odebrany adres jest taki sam jak przechowywany w pamięci wtyku kodowego 322, który jest dołączony do mikrokomputera, na przykład przez port wejścia/wyjścia 413, wtedy komunikat, jeśli istnieje, jest odbierany i zapisywany w pamięci RAM 404. Odtworzenie zapisanego komunikatu i wybranie określonego adresu docelowego realizowane jest przez przełączniki 320, które są sprzężone z portem wejścia/wyjścia 412. Następnie dekoder/sterownik 306 odtwarza zapisany komunikat i kieruje informacje, poprzez magistralę danych 408, do sterownika wyświetlania 414, który przetwarza te informacje i formatuje je w celu przedstawienia na wyświetlaczu 308 (fig. 3), na przykład na wyświetlaczu ciekłokrystalicznym. W chwili odebrania adresu odbiornika selektywnego wywołania 108 wytwarzany jest sygnał alarmu, który może być kierowany, poprzez magistralę danych 408, do generatora alarmu 416, który wytwarza sygnał włączenia alarmu podawany na urządzenie alarmu akustycznego 314. Alternatywnie, kiedy wybrany jest alarm wibracyjny, jak opisano powyżej, mikrokomputer generuje sygnał włączenia alarmu, który jest podawany poprzez magistralę danych 408 na port wejścia/wyjścia 413, by włączyć wytwarzanie drgań lub cichego alarmu. Sygnały wejściowe przełączania są odbierane, przez port wejścia/wyjścia 412, za pośrednictwem magistrali danych 408. Te wejściowe sygnały przełączania są przetwarzane przez centralny procesor 410. W szczególności centralny procesor 410 odtwarza adres stacji bazowej selektywnego wywołania 120, 122, 124 z pamięci RAM 404 i, razem z zegarem/licznikiem 402 i oscylatorem 418, wytwarza sygnał potwierdzenia zwrotnego, który jest przekazywany poprzez magistralę danych 408 do nadajnika 334.

Działanie oszczędzacza baterii jest kontrolowane przez centralny procesor 410 za pomocą sygnałów oszczędzania barterii, które są kierowane, poprzez magistralę danych 408, do portu wejścia/wyjścia 412 podającego je na przełącznik zasilania 310. Zasilanie jest okresowo doprowadzane do odbiornika 304, aby umożliwić dekodowanie odebranych sygnałów adresowych odbiornika selektywnego wywołania 108 i informacji komunikatów kierowanych do tego odbiornika selektywnego wywołania 108. W szczególności, kiedy odbiornik selektywnego wywołania 108 zaczyna dekodować sygnał przywołania, odbiornik 304 jest zasilany poprzez przełącznik zasilania 310. Kiedy komunikat przywołania zostanie już odebrany i zapamiętany, dekoder/sterownik 306 nadaje sygnał do przełącznika zasilania 310, aby wyłączyć zasilanie odbiornika 304, a włączyć je do nadajnika 334, w celu nadania sygnału potwierdzenia zwrotnego.

Na fig. 5 pokazano wykres czasowy ilustrujący przykład rozkładu bitów sygnału potwierdzenia zwrotnego jednego z grupy odbiorników selektywnego wywołania 108. Sygnał potwierdzenia zwrotnegojest sygnałem o częstotliwości niższej niż sygnał przywołania ze stacji bazowej selektywnego wywołania 108. Sygnał przywołania znajduje się przykładowo w zakresie 16-30 kb/s, podczas gdy sygnał potwierdzenia zwrotnego - w zakresie 100 b/s. Kombinacja bitów 500 przedstawia przykład jednego sygnału potwierdzenia zwrotnego jednego odbiornika selektywnego wywołania, np. jednego subkanału z grupy odbiorników selektywnego wywołania 108, które były przywoływane. Ta kombinacja bitów zawiera bity 502, 506, 510 i 516 - 518, reprezentujące cyfrowe jedynki, oraz bity 504,508 i 512 - 514, reprezentujące cyfrowe zera. Odpowiedź potwierdzenia zwrotnego korzystnie zawiera kombinację złożoną z 300 bitów, przy czym wartości tych bitów zależą od przenoszonej informacji. Przykładowo gdy liczba członków w grupie odbiorników selektywnego wywołania 108 wynosi N to ci członkowie wyślą N lub mniej odpowiedzi, a stacja bazowa selektywnego wywołania 120,122,124 odbierze bity złozone zawierające N lub mniej odpowiedzi w czasie przesyłania każdego bitu

Na fig. 6 pokazane jest odwzorowanie w dziedzinie częstotliwościowej 30 kHz kanału obejmującego przykładowo dziesięć subkanałów (dziesięć odpowiedzi potwierdzenia 'zwrotnego) przedstawiających odwzorowań sygnałów potwierdzenia zwrotnego w dziedzinie częstotliwościowej. Jak omówiono powyżej, ponieważ każdy bit odebrany przez stację bazową selektywnego wywołania 120, 122, 124 stanowi bit złożony, zatem przetworzenie tego złożonego bitu w jego odwzorowanie częstotliwościowe daje sygnał częstotliwościowy złożony z N, na przykład dziesięciu, sygnałów potwierdzenia zwrotnego w ich subkanałach. Korzystnym planem modulacji jest binarne kluczowanie częstotliwości z przesuwem (FSK) w każdym z

175 115 dziesięciu odbiorników selektywnego wywołania 108 z grupy przydzielonej do jednego z dziesięciu subkanałów 1-10. Każdy z tych dziesięciu odbiorników selektywnego wywołania 108 tej grupy jest przypisany do innej subczęstotliwości odpowiadającej jednemu z przykładowo dziesięciu subkanałów. Subkanały 1 - 10 mają w przybliżeniu odstęp 300 Hz pomiędzy tonami reprezentującymi jedynki 602 a tonami reprezentującymi zera 612. Każdy subkanał 1-10 jest usytuowany na środkowej osi 650, która zaznacza środek każdego subkanału 1-/10 dla dekodowania tonu jedynkowego lub tonu zerowego każdego z tych dziesięciu subkanałów. Wiadomo więc, że oscylator 418 odbiornika selektywnego wywołania 108 musi być wystarczająco dokładny, aby zapobiec przesunięciu sygnału z przydzielonego jemu subkanału do jednego z sąsiednich subkanałów przydzielonych innym odbiornikom selektywnego wywołania 108 tej grupy.

Na fig. 7 przedstawiono sieć działań podczas operacji dekodowania procesora sygnału cyfrowego 218 stacji bazowej selektywnego wywołania 120, 122, 124 (fig. 2). Zadaniem stacji bazowej selektywnego wywołania 120,122,124 jest odbiór i kodowanie komunikatów przeznaczonych np. dla określonej grupy odbiorników selektywnego wywołania 108, korzystnie dla grupy dziesięciu odbiorników. Zakodowany komunikat przywoławczy jest nadawany do grupy odbiorników selektywnego wywołania 108 w etapie 702. Po nadaniu, stacja bazowa selektywnego wywołania 120, 122, 124 czeka na sygnał potwierdzenia zwrotnego z grupy odbiorników selektywnego wywołania 108, etap 704. W etapie 706 wykrywa się, kiedy sygnał potwierdzenia zwrotnego został odebrany od grupy odbiorników selektywnego wywołania 108, co powinno mieć miejsce zasadniczo równocześnie. Jednakże każdy odbiornik selektywnego wywołania 108 może się znajdować w dowolnym miejscu obszaru pokrywanego przez stację bazową selektywnego wywołania 120, 122, 124, zatem przykładowo każdy odbiornik selektywnego wywołania 108, niezależnie od swego usytuowania, opóźni nadanie swojego sygnału potwierdzenia zwrotnego, aby zagwarantować, że wszystkie odbiorniki selektywnego wywołania 108 z grupy będą nadawały zasadniczo w tym samym czasie. Każdy odbiornik selektywnego wywołania 108 oblicza to opóźnienie w zależności od odebranego sygnału przywoławczego. Przykładowo sygnał przywoławczy może zawierać informację wskazującą czas nadawania, która jest użyteczna do określenia czasu opóźnienia nadania sygnału potwierdzenia zwrotnego.

Kiedy odebrany zostaje sygnał potwierdzenia zwrotnego, etap 708, obwód próbkowania i podtrzymywania przetwornika analogowo-cyfrowego 220 próbkuje bity, korzystnie z częstotliwością 60 kHz, ponieważ największa częstotliwość występująca w sygnale potwierdzenia zwrotnego wynosi 30 kHz. Na każdy bit wypada więc sześćset próbek, ponieważ częstotliwość sygnału potwierdzenia zwrotnego wynosi 100 Hz, a częstotliwość próbkowania jest 60 kHz. Próbki te są digitalizowane, porządkowane i zapamiętywane według bitu reprezentatywnego, etap 710. Etapy 708 i 710 są powtarzane aż do odebrania wszystkich bitów sygnału potwierdzenia zwrotnego, na przykład trzystu bitów. Zdigitalizowane próbki, reprezentujące każdy bit, są identyfikowane i odtwarzane z pamięci. Te 600 próbek zostaje zwiększone (uzupełnione), korzystnie o 424 zera, dając w wyniku 1024 próbki, co jest potęgą l iczby dwa, j ak tego wymaga szybka transformacja fourierowska (FFT), etap 712. Procesor sygnału cyfrowego 218 transformuje czasową reprezentację sygnału potwierdzenia zwrotnego w reprezentację częstotliwościową (sygnał w domenie częstotliwościowej) przez realizowanie szybkiej transformacji fourierowskiej na każdym bicie sygnału potwierdzenia zwrotnego, etap 714. Próbki częstotliwościowe są zapamiętywane i następnie porządkowane do postaci macierzy dla późniejszego przetwarzania, etap 716.

Na fig. 8 przedstawiona jest postać macierzy o wierszach odpowiadających liczbie bitów i o kolumnach odpowiadających liczbie próbek częstotliwościowych. Macierze 1 - 10 odpowiadają subkanałom 1 -10, przedstawionym na fig. 6. Wiersze macierzy 1 są ponumerowane 1 - 300, co odpowiada 300 bitom sygnału potwierdzenia zwrotnego. Kolumny macierzy 1 są ponumerowane 1 - 51, co reprezentuje liczbę próbek częstotliwościowych każdego subkanału. Jak wiadomo, każdy bit zawiera 1024 próbki częstotliwościowe (po wypełnieniu), a ponieważ najwyższą obecną składową częstotliwościową jest 30 kHz, zatem 514 próbek częstotliwościowych wysokiego rzędu można odrzucić bez uszczerbku dla przedstawienia widmowego sygnału. Pozostaje 510 próbek częstotliwościowych dla dziesięciu subkanałów 1-10. Zatem każdy

175 115 subkanał jest reprezentowany przez 51 próbek, a dzięki przetworzeniu każdej macierzy każdy subkanał jest przetwarzany niezależnie od innych z powodu swej niepowtarzalnej postaci macierzy.

Jak pokazano na fig. 7, w etapie 718 tworzy się okno do dekodowania informacji z odpowiedzi potwierdzenia zwrotnego na każdej z wielu częstotliwości (subkanałów). Okno to jest ustawiane dla lokalizacji wierzchołka sygnału częstotliwościowego subkanału 1 na szerokości 300 bitów w subkanale 1, etap 72. Korzystnie okno jest wystarczająco szerokie, gdy pozwala mierzyć 8 wierszy próbek' spośród 51 wierszy próbek. Po ustawieniu okna, korzystnie na najniższych ośmiu próbkach 300 bitów, kumuluje się 8 wierszy próbek, etap 722. Zakumulowane 8 wierszy próbek reprezentuje całkowitą moc w oknie. Okno przesuwa się wtedy do następnego położenia, korzystnie przesuwa się je o jeden wiersz próbki wyżej, etap 724. Moc mierzy się ponownie przez sumowanie (akumulowanie) pierwotnych siedmiu wierszy próbek plus dodatkowy jeden wiersz próbek i otrzymuje się inną wartość mocy dla nowej pozycji okna, etap 726.

Na fig. 9 przedstawiono odwzorowanie bitów subkanału 1 z fig. 5 w dziedzinie częstotliwościowej. Sygnał częstotliwościowy odwzorowujący rozkład bitów w funkcji czasu z fig. 5 pokazuje, jak wygląda każdy bit po transformacji widmowej subkanału 1. Bity 502, 506, 510 i 516 reprezentują jedynki”, co oznaczono linią 904 zaznaczającą pierwszą połowę okna 902. Bity 504; 508,512 i 514 reprezentują zera, co oznaczono linią 906 zaznaczającą drugą połowę okna 902. Sygnał potwierdzenia zwrotnego jest modulowany cyfrowo z kluczowaniem częstotliwości z przesuwem FSK, gdzie binarnej jedynce przypisany jest ton niskiej częstotliwości 602 (patrz fig. 6), a binarnemu zeru przypisany jest ton wyższej częstotliwości 612. Okno 902 jest usytuowane nad wszystkimi bitami każdego subkanału, gdzie bity 502,... ,516 odpowiadają pierwszym 8 bitom, a okno rozciąga się nad następnymi 292 bitami, by objąć 300 bitów każdego sygnału potwierdzenia zwrotnego (subkanału).

W ten sposób położenie okna jest przesuwane aż do zlokalizowania maksimum mocy, które odpowiada szczytowi sygnału częstotliwościowego spośród wszystkich 300 bitów subkanału 1.

Na fig. 10 odwzorowanie w dziedzinie częstotliwości ilustruje dekodowanie bitów w subkanale przez tworzenie okna. Przedstawiono tu ton 602 odpowiadający binarnej jedynce i ton 612 odpowiadający binarnemu zeru, który narysowano linią przerywaną. Okno 902 jest idealnie usytuowane tak, aby ilustrować położenie tonu z przesunięciem od środka 650 subkanału 1. Linia przerywana tonu zera pokazuje miejsce, w którym ton zera wystąpiłby, gdyby bit ten był zerem, a nie jedynką. Jest zrozumiałe, że występowanie jedynki i zera wzajemnie wyklucza się.

Nawiązując znowu do fig. 7, po zmierzeniu mocy w drugim położeniu okna, wartości mocy są porównywane ze sobą, aby określić położenie okna odpowiadające maksimum mocy, etap 728. W etapie 730 następuje sprawdzenie, czy wszystkie pozycje okna zostały zmierzone. Jeśli nie, wówczas procesor sygnału cyfrowego 218 wraca do etapu 724, aby przesunąć okno do innej pozycji. Po zmierzeniu wszystkich pozycji okna, etap 730, procesor przechodzi do etapu 732, podczas którego okno 902 dzieli się na połowę. Następnie sprawdza się moc okna 902, aby stwierdzić czy całkowita moc nie przewyższa wartości progowej, etap 734. Wartość progowa wskazuje, kiedy w subkanale występuje sygnał. Dlatego też jeśli wartość mocy jest poniżej progu, wówczas procedura zatrzymuje się w tym subkanale, etap 738. W przeciwnym razie proces jest kontynuowany w etapie 738, w którym porównuje się moc pierwszej połowy okna 902 z mocą w drugiej połowie okna 902. Jeżeli moc w pierwszej połowie okna 902 jest większa niż moc w drugiej połowie okna 902, etap 740, wówczas bit jest dokodowany jako binarna jedynka, etap 744. W przeciwnym razie bit jest dekodowany jako binarne zero, etap 742.

W ten sposób dekoduje się wiele subkanałów reprezentujących odpowiedzi z wielu odbiorników selektywnego wywołania 108. Każdy odbiornik selektywnego wywołania 108 odpowiada w przypisanych subkanałach i chociaż korzystnie istnieje maksimum dziesięć odbiorników selektywnego wywołania 108, które mogą odpowiadać zasadniczo równocześnie, nie wymaga się dziesięciu oddzielnych filtrów pasmowoprzepustowych do odbierania każdego sygnału potwierdzenia zwrotnego w każdym subkanale. Filtr w każdym subkanale stanowiłby

175 115 drogie rozwiązania dekodowania wielu sygnałów potwierdzenia zwrotnego. Ponadto, ponieważ charakterystyka filtru nie może być mniejsza niż cały subkanał, to dla zapewnienia odbioru sygnału potwierdzenia zwrotnego, stosunek sygnału do szumu zmniejszyłby się co najmniej w stosunku 51:8. Okno bowiem może wykrywać szczytu sygnału potwierdzenia zwrotnego w obrębie 8 próbek, podczas gdy charakterystyka filtru musiałaby mieć szerokość co najmniej 51 próbek, dla zapewnienia, że żaden sygnał nie zostanie pominięty.

Nawet gdyby, dla polepszenia stosunku sygnału do szumu, charakterystyka filtru pasmowoprzepustowego każdego subkanału byłaby zmniejszona poniżej wielkości tego subkanału, to zmniejszenie takie powodowałoby, że filtr nie mógłby wykrywać bitów potwierdzenia zwrotnego leżących poza charakterystyką filtru, tylko wewnątrz przyporządkowanego subkanału. Zatem dzięki zastosowaniu szybkiej transformacji fourierowskiej złożonych bitów i dekodowania wielu sygnałów potwierdzenia zwrotnego w dziedzinie częstotliwościowej wynalazek eliminuje konieczność stosowania wielu filtrów. Umożliwia tani sposób wykrywania wielu sygnałów potwierdzenia zwrotnego z wielu odbiorników selektywnego wywołania 108 przy równoczesnym zwiększeniu do maksimum stosunku sygnału do szumu w odbieranym sygnale.

Na fig. 11 przedstawiono sieć działań odbiornika selektywnego wywołania 108, według korzystnego przykładu realizacji przedmiotowego wynalazku. W etapie 1102 odbiornik selektywnego wywołania 108 odbiera sygnał przywoławczy ze stacji bazowej selektywnego wywołania 120,122,124 i dekoduje w etapie 1104 swój adres oraz zawarty w tym sygnale komunikat, o ile występuje taki komunikat. Sygnał przywoławczy korzystnie zawiera także czas transmisji, który jest również dekodowany w etapie 1104, aby odbiornik selektywnego wywołania 108 mógł obliczyć opóźnienie wysłania odpowiedzi potwierdzenia zwrotnego. W etapie 1106 dekoduje się z odbieranego sygnału przywołania adres stacji bazowej selektywnego wywołania 120,122, 124. Etap 1108, to etap opóźnienia wysłania przez odbiornik selektywnego wywołania 108 odpowiedzi potwierdzenia zwrotnego z ewentualnie wprowadzonym komunikatem. Korzystnie użytkownik odbiornika selekty wnego wywołania 108 ma przewidzianą możliwość wprowadzenia znanymi sposobami komunikatu, który ma być zawarty w odpowiedzi potwierdzenia zwrotnego, etap 1110. Jeżeli komunikat ten nie zostanie wprowadzony lub czas do nadawania jeszcze nie upłynął, proces jest kontynuowany w etapie 1108. Alternatywnie, jeśli komunikat został wprowadzony, komunikat ten jest kodowany wraz z adresem stacji bazowej selektywnego wywołania 120, 122, 124, (etap 1112), albo jeśli czas upłynął, sygnał potwierdzenia zwrotnego jest kodowany z komunikatem domyślnym. W niektórych okolicznościach odbiornik selektywnego wywołania 108 nie potrzebuje odbierać adresu z nadającej stacji bazowej selektywnego wywołania 120,122, 124, a po prostu do stacji bazowej selektywnego wywołania 120, 1'^^ł,124 nadaje swój komunikat w przydzielonym mu subkanale. Po odebraniu i zakodowaniu komunikatu potwierdzenia zwrotnego odbiornik selektywnego wywołania 108 opóźnia swój czas nadawania odpowiedzi potwierdzenia zwrotnego, etap 1114. Odpowiedź potwierdzenia zwrotnego jest nadawana do stacji bazowej selektywnego wywołania 120, 122, 124 w etapie 1116.

W ten sposób wiele odbiorników selektywnego wywołania 108 z grupy przez zdekodowanie czasu nadawania sygnału przywoławczego zna najdłuższy czas odbioru przywołania i nadawania komunikatu potwierdzenia zwrotnego każdego odbiornika selektywnego wywołania 108 znajdującego się na skraju obszaru pokrycia. Każdy odbiornik selektywnego wywołania 108 jest zdolny do opóźniania odpowiedzi o odpowiedni czas, charakterystyczny dlajego aktualnego położenia. Daje to pewność, że większość odbiorników selektywnego wywołania 108 odpowiada zasadniczo równocześnie.

Reasumując stacja bazowa selektywnego wywołania 120, 122, 124 odbiera sygnał, który zawiera wiele sygnałów telekomunikacyjnych. Ma ona przetwornik analogowo-cyfrowy 220 do digitalizacji sygnału na wiele bitów cyfrowych. Przetwornik analogowo-cyfrowy 220 zawiera obwód próbkowania i podtrzymywania do próbkowania sygnału z uprzednio określoną szybkością próbkowania wytwarzający wiele cyfrowych próbek dla każdego z wielu bitów cyfrowych. Pamięć 204 przechowuje sygnał odpowiadający wielu próbkom cyfrowym, a procesor sygnału cyfrowego 218 przetwarza każdy z wielu bitów cyfrowych w sygnał częstotliwościowy, który z kolei zawiera wiele próbek częstotliwościowych. Procesor sygnału cyfrowego 218 zawiera ponadto identyfikator, który identyfikuje wiele próbek cyfrowych odpowiadających każdemu z

1715115 wielu bitów cyfrowych. Obwód dopełniający zwiększa liczbę próbek cyfrowych wielu bitów cyfrowych do potęgi liczby dwa. Procesor sygnału cyfrowego 218 przeprowadza szybką transformację fourierowską na tych wielu próbkach cyfrowych odpowiadających każdemu z wielu bitów cyfrowych i wytwarza wiele próbek częstotliwościowych. Organizator tablicy porządkuje wiele próbek częstotliwościowych w macierz, która ma pewną liczbę wierszy zawierających wiele bitów cyfrowych oraz pewną liczbę kolumn zawierających wiele próbek częstotliwościowych. Pamięć 204 przechowuje wiele próbek częstotliwościowych odpowiadających każdemu z wielu bitów cyfrowych, a dekoder dekoduje wiele sygnałów telekomunikacyjnych z wielu próbek częstotliwościowych. Dekoder zawiera ponadto generator do wytwarzania okna do mierzenia mocy co najmniej jednej próbki częstotliwościowej wielu bitów cyfrowych w każdym z wielu sygnałów telekomunikacyjnych. Generator ten zawiera sterownik do ustawiania okna na odpowiednim jednym z wielu bitów cyfrowych sygnałów częstotliwościowych. Akumulator gromadzi co najmniej jedna próbkę częstotliwościową w oknie w celu zmierzenia mocy w tym oknie. Sterownik 206 przesuwa okno w celu mierzenia innej z wielu próbek częstotliwościowych. Sterownik 206 kontynuuje przesuwanie okna aż zostaną zmierzone próbki częstotliwościowe jednego z wielu sygnałów telekomunikacyjnych. Zespół określający wyznacza co najmniej jedną próbkę częstotliwościową każdego z wielu sygnałów telekomunikacyjnych, która ma maksymalną moc. Ten zespół określający zawiera także komparator do porównywania- mocy każdego położenia okna, by określać położenia okna odpowiadające maksimum mocy. Dzielnik dzieli okno odpowiadające maksimum mocy na pierwszą i drugą część, a komparator porównuje pierwszą część z drugą częścią i wyznacza binarne odwzorowanie każdego z bitów cyfrowych.

W sposobie według wynalazku dekoduje się wiele subkanałów reprezentujących odpowiedzi z wielu odbiorników selektywnego wywołania 108. Każdy odbiornik selektywnego wywołania 108 odpowiada w przydzielonych subkanałach, i chociaż preferuje się maksimum dziesięć odbiorników selektywnego wywołania 108 mogących odpowiadać zasadniczo równocześnie, wynalazek nie potrzebuje dziesięciu oddzielnych filtrów pasmowoprzepustowych do odbierania każdego sygnału potwierdzenia zwrotnego w każdym subkanale.

Zastosowanie filtru w każdym subkanale podrożyłoby koszty rozwiązania dekodowania wielu sygnałów potwierdzenia zwrotnego. Ponadto, ponieważ charakterystyka filtru nie mogłaby być mniejsza niż całość subkanału, by zapewnić odbiór sygnału potwierdzenia zwrotnego, stosunek sygnału do szumu zmniejszyłby się przynajmniej w stosunku 51:8, ponieważ okno może wykrywać szczyt sygnału potwierdzenia zwrotnego w ramach ośmiu próbek, podczas gdy odpowiedź filtru musiałaby mieć co najmniej szerokość 51 próbek, dla zapewnienia, że żaden sygnał nie zostanie pominięty .

Nawet jeśli charakterystyka filtru pasmowoprzepustowego w każdym subkanale zostanie zmniejszona poniżej rozmiaru subkanału, by poprawić stosunek sygnału do szumu, to zmniejszenie spowoduje, że filtr nie będzie wykrywać bitów potwierdzenia zwrotnego występujących poza charakterystyką filtru, a nadal znajdujących się wewnątrz przypisanego subkanału. Wynalazek stanowi zatem tani sposób dekodowania wielu sygnałów potwierdzenia zwrotnego z wielu odbiorników selektywnego wywołania 108 przy zwiększeniu do maksimum stosunku sygnału do szumu dla odbieranego sygnału.

175 115

120-124

FIG. 3

175 115

ZASILACZ

504 , 508 , 512/-514 ^-502 i J⁵⁰⁶ I f510 I / 516 f518

								9 · ·
-	L		J		J L	500		FIG. 5

650 650

FIG. 6

175 115

FIG. 7

175 115

FIG. 10

175 115

1102

FIG. 11

175 115

FIG. 1

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 4,00 zł

Claims

Zastrzeżenia patentowe

1. Sposób odbioru sygnału zawierającego wiele drugich sygnałów, znamienny tym, że digitalizuje się sygnał odpowiadający wielu bitom cyfrowym, przetwarza się każdy z wielu bitów cyfrowych w sygnał częstotliwościowy zawierający wiele próbek częstotliwościowych, zapamiętuje się te próbki częstotliwościowe odpowiadające każdemu z wielu bitów cyfrowych, przy czym to zapamiętywanie polega na tym, że zestawia się próbki częstotliwościowe w postaci reprezentacji macierzowej o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych odpowiadających jednemu z wielu drugich sygnałów, a następnie dekoduje się wiele drugich sygnałów z wielu próbek częstotliwościowych w ten sposób, że tworzy się co najmniej jedno okno do mierzenia mocy co najmniej jednej próbki częstotliwościowej odpowiadającej kolumnie w reprezentacji macierzowej i określa się jedną próbkę częstotliwościową odpowiadającą tej kolumnie reprezentacji macierzowej, która ma maksymalną moc.
2. Sposób według zastrz. 1, znamienny tym, że podczas przetwarzania identyfikuje się wiele próbek cyfrowych odpowiadających każdemu z wielu bitów cyfrowych, ilość próbek cyfrowych wielu bitów cyfrowych zwiększa się do potęgi liczby dwa, oraz przeprowadza się szybką transformację Fouriera na wielu próbkach cyfrowych, odpowiadających każdemu z wielu bitów cyfrowych i wytwarza się wiele próbek częstotliwościowych.
3. Sposób według zastrz. 1 albo 2, znamienny tym, że tworzenie okna do mierzenia mocy polega na tym, że ustala się położenie okna na jednej próbce częstotliwościowej spośród wielu bitów cyfrowych jednego z wielu drugich sygnałów, gromadzi się tę próbkę częstotliwościową w oknie do mierzenia mocy, przesuwa się okno do mierzenia do innej z wielu próbek częstotliwościowych, przy czym to przesuwanie kontynuuje się, aż do momentu gdy zostaną, zmierzone próbki częstotliwościowe tego drugiego sygnału.
4. Sposób według zastrz. 1, znamienny tym, że określenie próbki częstotliwościowej odpowiadającej kolumnie reprezentacji macierzowej o maksymalnej mocy przeprowadza się w ten sposób, że porównuje się moc każdego położenia okna i określa się położenie okna odpowiadające maksimum mocy, dzieli się okno odpowiadające maksimum mocy na pierwszą i drugą część, porównuje się pierwszą część z drugą częścią i określa się binarną reprezentację każdego z wielu bitów cyfrowych.
5. Sposób według zastrz. 1, znamienny tym, że podczas łączności z wieloma odbiornikami selektywnego wywołania w systemie telekomunikacyjnym selektywnego wywołania, nadaje się sygnał selektywnego wywołania do wielu odbiorników selektywnego wywołania, odbiera się sygnał zawierający sygnały potwierdzenia z co najmniej jednego z wielu odbiorników selektywnego wywołania odbierających sygnał selektywnego wywołania, digitalizuje się ten sygnał, zapamiętuje się sygnał odpowiadający wielu bitom cyfrowym, przy czym to zapamiętywanie polega na tym, że zestawia się wiele próbek częstotliwościowych w postaci reprezentacji macierzowej o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych, przetwarza się każdy z wielu bitów cyfrowych w sygnał częstotliwościowy zawierający wiele próbek częstotliwościowych i zapamiętuje się wiele próbek częstotliwościowych odpowiadających każdemu z wielu bitów cyfrowych, następnie dekoduje się sygnały potwierdzenia z wielu próbek częstotliwościowych w ten sposób, że tworzy się okno do mierzenia mocy odpowiadającej kolumnie reprezentacji macierzowej i określa się jedną próbkę częstotliwościową odpowiadającą, tej kolumnie reprezentacji macierzowej sygnału potwierdzenia, która ma maksymalną moc.
6. Sposób według zastrz. 5, znamienny tym, że podczas przetwarzania identyfkuje się wiele próbek cyfrowych odpowiadających każdemu z wielu bitów cyfrowych, ilość próbek cyfrowych wielu bitów cyfrowych zwiększa się do potęgi liczby dwa, przeprowadza się szybką transformację Fouriera na wielu próbkach cyfrowych i przekształca się widmowo każdy z wielu bitów cyfrowych w jego reprezentację częstotliwościową.
7. Stacja bazowa selektywnego wywołania do odbierania sygnału zawierającą nadajnik i odbiornik sygnału, znamienna tym, że zawiera przetwornik analogowo-cyfrowy (220) dołączony do odbiornika telekomunikacyjnego (214) połączonego ze sterownikiem (206), do którego dołączona jest pamięć (204) sygnału bitów cyfrowych, przy czym z przetwornikiem analogowo-cyfrowym (220) połączony jest także procesor sygnału cyfrowego (218) zawierający organizator tablic do zestawiania wielu próbek częstotliwościowych w postaci reprezentacji macierzowej o pewnej liczbie wierszy zawierających wiele bitów cyfrowych (502,..., 518) i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych odpowiadających jednemu z wielu drugich sygnałów, ponadto w sterowniku (206) albo w procesorze sygnału cyfrowego (218) umieszczony jest dekoder zawierający generator okna (718) z wyjściem okna (902) do mierzenia mocy co najmniej jednej próbki częstotliwościowej odpowiadającej kolumnie reprezentacji macierzowej i zespół wyznaczający (728) jedną próbkę częstotliwościową odpowiadającą kolumnie reprezentacji macierzowej każdego z wielu sygnałów telekomunikacyjnych o maksymalnej mocy.
8. Stacja bazowa selektywnego wywołania według zastrz. 7, znamienna tym, że procesor sygnału cyfrowego (218) zawiera identyfikator do identyfikowania wielu próbek cyfrowych odpowiadających każdemu z wielu bitów cyfrowych (002, ..., 518), obwód wypełniający do zwiększania do potęgi liczby dwa liczby próbek cyfrowych wielu bitów cyfrowych (502, ...,518).
9. Stacja bazowa selektywnego wywołania według zastrz. 7 albo 8, znamienna tym, że przetwornik analogowo-cyfrowy (220) zawiera obwód próbkowania i podtrzymywania do próbkowania sygnału z uprzednio określoną szybkością próbkowania, a procesor sygnału cyfrowego (218) zawiera organizator tablicowy do zestawiania wielu próbek częstotliwościowych w postać macierzy o pewnej liczbie wierszy zawierających wiele bitów cyfrowych i o pewnej liczbie kolumn zawierających wiele próbek częstotliwościowych.
10. Stacja bazowa selektywnego wywołania według zastrz. 7, znamienna tym, że generator okna (718) dekodera zawiera sterownik (720) do ustalania położenia okna (902) na odpowiedającym jednemu z wielu bitów cyfrowych (502, 518) sygnałów częstotliwościowych, akumulator (722) do gromadzenia jednej próbki częstotliwościowej w oknie (902), sterownik (702) przesuwający okno (902), zespół wyznaczający (728) zawierający komparator (738) do porównywania mocy każdej pozycji okna (902) i dzielnik (732) do dzielenia okna (902).