PL163731B1 - Sposób i urzadzenie do arytmetycznego obliczania dwuwymiarowych transformat PL PL PL PL - Google Patents

Abstract

1. Sposób arytmetycznego obliczania dwuwymiarowych transformat, znamienny tym, ze dostarcza sie i zapamietuje sie wspól- czynniki transformat i dane do zapamietania macierzy wspólczynników transformat i ma- cierzy danych poddawanych transformacji, przenosi sie zapamietane wspóczynniki transformat i przenosi sie zapamietane dane w nastepstwie czasowym do pierwszego eta- pu znozenia poczatkowego wspólczynników transformat i danych, zapamietuje sie wynik mnozenia poczatkowego, w drugim etapie mnozenia, nastepnie mnozy sie ten wynik pierwszego etapu mnozenia przez macierz transponowanych wspólczynników transfor- mat i zapamietuje sie wynik tego nastepnego mnozenia. F ig . 1 RZECZPOSPOLITA POLSKA PL PL PL PL

Description

Przedmiotem wynalazku jest sposób arytmetycznego obliczania dwuwymiarowych transformat i urządzenie do arytmetycznego obliczania dwuwymiarowych transformat.

W wielu dziedzinach technologii istnieje potrzeba dokonywania kodowania dla transmisji i rejestracji sygnałów cyfrowych za pomocą dwuwymiarowych transformat

Ta technika kodowania zapewnia dekorelację pierwotnego sygnału i dokonanie zagęszczenia jego energii. Taka operacja powoduje zmniejszenie redundancji sygnału, umożliwiając zmniejszenie do minimum ilości informacji potrzebnej do kodowania.

Dla każdego rodzaju sygnału (głos, sygnał wizyjny, dane) optymalną transformatą ze względu na zdolność dekorelacji jest transformata Karhunena-Loewe’a; jednak niekorzystnie złożoność obliczeniowa algorytmu i w wyniku tego długość czasu wymaganego do obliczeń czynią trudnym użycie jej w zakresie zastosowań przemysłowych, gdzie jest wymagane, aby

163 731 operacja transformaty sygnału była przeprowadzana w czasie bieżącym (kodowanie obrazów w ruchu).

W praktyce są stosowane różne rodzaje podoptymalnych transformat jednostkowych: dyskretna transformata Fouriera, dyskretna transformata sinusowa, dyskretna transformata cosinusowa, transformata Hadamarda, transformata pochyła.

Wybór określonego rodzaju transformaty jednostkowej jest określony przez własności statystyczne kodowanego sygnału.

Znane urządzenia są przeznaczone do wykorzystywania tylko jednego określonego rodzaju transformaty jednostkowej.

Sposób według wynalazku polega na tym, że dostarcza się i zapamiętuje się współczynniki transformat i dane do zapamiętania macierzy współczynników transformat i macierzy danych poddawanych transformacji. Przenosi się zapamiętane współczynniki transformat i przenosi się zapamiętane dane w następstwie czasowym do pierwszego etapu mnożenia początkowego współczynników transformat i danych. Zapamiętuje się wynik mnożenia początkowego, w drugim etapie mnożenia następnie mnoży się ten wynik pierwszego etapu mnożenia przez macierz transponowanych współczynników transformat i zapamiętuje się ten wynik tego następnego mnożenia.

Macierz transponowanych współczynników transformat dostarcza się do drugiego etapu mnożenia z ustalonym opóźnieniem po przeniesieniu współczynników transformat i danych do pierwszego etapu mnożenia.

Urządzenie według wynalazku zawiera wejściowe rejestry współczynników transformat i danych, dołączone do dwóch wejść pamięci o dostępie swobodnym do pamiętania macierzy współczynników transformat i macierzy danych poddawanych transformacji. Do jednego wyjścia pamięci jest dołączone poprzez element przesyłowy wejście pierwszego układu mnożącego do mnożenia początkowego macierzy współczynników transformat i danych. Do drugiego wyjścia pamięci i do drugiego wejścia pierwszego układu mnożącego jest dołączony układ mnożący do przesyłania danych w określonym następstwie czasowym. Z pierwszym układem mnożącym jest połączony pierwszy akumulator do pamiętania wyniku mnożenia początkowego. Do pierwszego akumulatora jest dołączony drugi układ mnożący do następnego mnożenia wyniku mnożenia początkowego przez macierz transponowanych współczynników transformat, dostarczaną przez pamięć i do drugiego układu mnożącego jest dołączony drugi akumulator do pamiętania wyniku tego następnego mnożenia.

Do wejściowego rejestru danych jest dołączony rejestr multipleksera, którego wyjście jest dołączone do pierwszego układu mnożącego.

Pomiędzy trzecie wyjście pamięci i drugi układ mnożący jest włączony układ opóźniający przesyłanie macierzy transponowanych współczynników transformat.

Urządzenie zawiera trzeci rejestr sterowany przez mikroprocesor i dołączony do pamięci o dostępie swobodnym.

Zaletą wynalazku jest to, że w ten sposób zapewnia dobry kompromis pomiędzy zajmowanym obszarem i szybkością obliczania.

Dzięki wprowadzeniu układu mnożącego jest możliwe uzyskanie znacznych szybkości obliczania, natomiast użycie pamięci o dostępie swobodnym umożliwia bardzo dużą elastyczność operacyjną, pozwalając w razie potrzeby na wybór rodzaju transformaty najwłaściwszej dla określonego rozwiązywanego problemu. Arytmetyczne obliczenie transformaty staje się więc proste do zaprogramowania poprzez zmianę współczynników transformat zapamiętanych w pamięci o dostępie swobodnym.

Zaletą wynalazku jest zaprojektowanie sposobu i urządzenia do arytmetycznego obliczania dowolnej dwuwymiarowej transformaty jednostkowej, która umożliwia operacje w czasie bieżącym z dużą szybkością obliczania i która ma szczególnie prostą budowę.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia budowę urządzenia do arytmetycznego obliczania dwuwymiarowych transformat, a fig. 2 - sekwencję operacji logicznych urządzenia przeprowadzającego sposób arytmetycznego obliczania dwuwymiarowych transformat.

1(33 731

Na fig. 1 urządzenie do arytmetycznego obliczania dwuwymiarowych transformat według wynalazku zawiera zasadniczo dwa układy mnożące 31, 32 połączone szeregowo, mające kolejno 8 x 8 i 12x8 bitów, z których oba pracują z modułami i znakami. Na wyjściu układu mnożącego 31 jest dołączony pierwszy akumulator 33, który ma za zadanie akumulację pierwszego iloczynu macierzowego (macierz danych przez macierz współczynników). Wewnątrz akumulator 33 zawiera nie pokazany na rysunku układ sumująco- odejmujący (sterowany bitem znaku i działający w module wchodzącym do układu mnożącego 31) dla akumulacji sum cząstkowych potrzebnych do pierwszej operacji macierzowej, drugi układ sumująco-odejmujący do ponownej konwersji do modułu i znaku, sześć rejestrów do ponownej konwersji przepływu danych i dwa multipleksery potrzebne do przestawienia akumulatora.

Dwubramkowa pamięć 34 o dostępie swobodnym z możliwością częściowego zapisu treści każdego słowa jest w stanie pamiętać macierz współczynników i macierz danych; jej wymiary (18 bitów na 64 słowa) umożliwiają to, że zarówno dane jak i współczynniki są osiągalne za pomocą tylko jednego adresu. Programowanie pamięci 34 o dostępie swobodnym jest dokonywane przez zmianę zawartości części pamięci 34 o dostępie swobodnym zawierającej współczynniki transformaty. Zawartość części pamięci 34 o dostępie swobodnym zawierającej dane jest zmieniana za każdym razem, gdy dochodzi nowa macierz poddawana transformacji.

Linie wejściowe pamięci 34 o dostępie swobodnym dochodzą do trzech rejestrów 35, 36 i 37, spośród których rejestry 35 i 36 wprowadzają współczynniki i dane macierzowe, transformują je z notacji uzupełnienia dwójkowego do notacji modułu i znaku. Te dane wejściowe i współczynniki są dostarczane do rejestrów 35, 36 wzdłuż szyn wejściowych 40,41. Trzeci rejestr 37 jest sterowany przez właściwy mikroprocesor, z którym łączy się on za pomocą połączeń 42, 43 i zawiera programowany układ logiczny (PLA) do wytwarzania sygnałów sterujących operacjami logicznymi urządzenia, układ logiczny o dostępie swobodnym podtrzymujący PIA i licznik 9-bitowy do wytwarzania adresów pamięci 34 o dostępie swobodnym.

Od pamięci 34 o dostępie swobodnym odchodzi zespół trzech połączeń, z których dwa są stosowane do dostarczania współczynników transponowanej macierzy do układu mnożącego 32 przez rejestr przesuwający 38 i do dostarczania przetwarzanych danych do rejestru 39 multipleksera dwa do jednego, za pomocą którego jest możliwe skierowanie do pierwszego układu mnożącego 31 danych przychodzących kolejno z rejestru 36 (przez pierwsze 64 cykle zegarowe) lub z pamięci 34 o dostępie swobodnym (kolejne cykle zegarowe). Trzecie połączenie utworzone przez element przesyłowy 45 umożliwia pamięci 34 o dostępie swobodnym dostarczanie współczynników transformat do układu mnożącego 31.

Akumulator 30 umożliwia akumulację drugiego iloczynu macierzowego (pierwszy iloczyn macierzowy przez transponowany współczynnik macierzowy), dając na wyjściu uzupełnienie dwójkowe. Wewnątrz niego występuje tylko jeden układ dodająco-odejmujący (nie pokazany na rysunku), sterowany przez bit znaku i pracujący na module przychodzącym z wyjścia akumulatora 33, multiplekser do przestawiania, dziewięć rejestrów do synchronizacji przepływu danych.

Linia wyjściowa 44 wychodzi z akumulatora.

W związku ze zjawiskiem opisanego rodzaju urządzenie podczas jego pracy przyjmuje kolejno trzy stany: oczekiwanie, wprowadzanie, obliczanie, a przejście pomiędzy nimi jest regulowane przez zespół rozkazów, za pomocą których urządzenie dokonuje operacji transformaty.

Schemat działania programu związanego z tą grupą rozkazów jest przedstawiony na fig. 2.

Trzy rejestry funkcjonalne 21, 22, 23 odpowiadają etapom oczekiwania, wprowadzania współczynników i obliczaniu transformaty, a rejestry pollingowe 24, 25, 26, 27 odpowiadają kolejno etapom wprowadzania, obliczania, końca operacji wprowadzania współczynników i końca operacji obliczania.

Dwa rejestry 28, 29 służą do sygnalizowania, że jest przeprowadzany kolejno etap wprowadzania współczynników przez rejestr 22 lub etap obliczania przez rejestr 23. Właściwy operacyjny znak sygnalizujący jest uzyskiwany podczas takich etapów.

Na wyjściu rejestrów 24, 25, 26, 27 występuje pozytywna odpowiedź Y lub negatywna odpowiedź N.

163 731

Wyszczególniając, od etapu oczekiwania (rejestr funkcjonalny 21), w którym jest wymuszana wartość logiczna 0 operacyjnego znaku sygnalizującego, przechodzimy do etapu rozkazu wprowadzania (rejestr 24), od którego w przypadku pozytywnej odpowidzi Y przechodzimy do etapu wprowadzania współczynników (rejestr funkcjonalny 22), uprzednio sygnalizując początek tego etapu przez nadanie wartości logicznej 1 operacyjnemu znakowi sygnalizującemu w rejestrze 29. Rejestr wejściowy 35 - z fig. 1 - wprowadza następnie współczynnik transformaty do pamięci 34 o dostępie swobodnym.

W przypadku negatywnej odpowiedzi na wyjściu wprowadzającego rejestru pollingowego 24 przechodzimy do obliczającego rejestru pollingowego 25.

W przypadku negatywnej odpowiedzi powracamy od tego rejestru do etapu oczekiwania (rejestr funkcjonalny 21), z drugiej strony w przypadku pozytywnej odpowiedzi przechodzimy do rejestru funkcjonalnego 23 odpowiadającego etapowi obliczania, uprzednio sygnalizując początek tego etapu przez nadanie wartości logicznej 1 operacyjnemu znakowi sygnalizującemu w rejestrze 28. Jest więc rozpoczęta operacja obliczania transformaty przy użyciu pierwszych 64 cykli zegarowych, dane są wprowadzane przez rejestr wejściowy 36 z fig. 1 i następnie dane macierzowe są wprowadzane w międzyczasie przez ten sam rejestr 36 do pamięci 34 o dostępie swobodnym. Obliczanie jest dokonywane przez dwa układy mnożące 31 i 32 z fig. 1, wraz z ich odpowiednimi akumulatorami 33 i 30, najpierw jest dokonywane mnożenie macierzy danych przez macierz współczynników i następnie mnożenie odpowiedniego iloczynu przez transponowaną macierz współczynników.

Na końcu operacji rejestrów pollingowych 26,27 powracamy z pozytywną odpowiedzią, to jest do zakończenia odpowiedniej operacji i do etapu oczekiwania (rejestr funkcjonalny 21), podczas gdy w przypadku negatywnej odpowiedzi kontynuujemy bieżącą operację, powracając przez rejestry 29 i 28 do wprowadzającego i obliczającego rejestru funkcjonalnego 22 i 23.

Obliczanie dwuwymiarowej transformaty jest programowane przez zmianę jedynie tej części pamięci 34 o dostępie swobodnym, która zawiera macierz współczynników transformaty.

163 731

Elg.2

EigJ

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 10 000 zł

Claims (6)

1. Zastrzeżenia patentowe

   1. Sposób arytmetycznego obliczania dwuwymiarowych transformat, znamienny tym, że dostarcza się i zapamiętuje się współczynniki transformat i dane do zapamiętania macierzy współczynników transformat i macierzy danych poddawanych transformacji, przenosi się zapamiętane wspóczynniki transformat i przenosi się zapamiętane dane w następstwie czasowym do pierwszego etapu znożenia początkowego współczynników transformat i danych, zapamiętuje się wynik mnożenia początkowego, w drugim etapie mnożenia, następnie mnoży się ten wynik pierwszego etapu mnożenia przez macierz transponowanych współczynników transformat i zapamiętuje się wynik tego następnego mnożenia.
2. 2. Sposób według zastrz. 1, znamienny tym, że macierz transponowanych współczynników transformat dostarcza się do drugiego etapu mnożenia z ustalonym opóźnieniem po przeniesieniu współczynników transformat i danych do pierwszego etapu mnożenia.
3. 3. Urządzenie do arytmetycznego obliczania dwuwymiarowych transformat, znamienne tym, że zawiera wejściowe rejestry (35,36) współczynników transformat i danych, dołączone do dwóch wejść pamięci o (34) o dostępie swobodnym do pamiętania macierzy współczynników transformat i macierzy danych poddawanych transformacji, do jednego wyjścia pamięci (34) jest dołączone poprzez element przesyłowy (45) wejście pierwszego układu mnożącego (31) do mnożenia początkowego macierzy współczynników transformat i danych, do drugiego wyjścia pamięci (34) i do drugiego wejścia pierwszego układu mnożącego (31) jest dołączony układ mnożący (39) do przesyłania danych w określonym następstwie czasowym, z pierwszym układem mnożącym (31) jest połączony pierwszy akumulator (33) do pamiętania wyniku mnożenia początkowego, do pierwszego akumulatora (33) jest dołączony drugi układ mnożący (32) do następnego mnożenia wyniku mnożenia początkowego przez macierz transponowanych współczynników transformat, dostarczaną przez pamięć (34) i do drugiego układu mnożącego (32) jest dołączony drugi akumulator (30) do pamiętania wyniku tego następnego mnożenia.
4. 4. Urządzenie według zastrz. 3, znamienne tym, że do wejściowego rejestru (36) danych jest dołączony rejestr (39) multipleksera, którego wyjście jest dołączone do pierwszego układu mnożącego (31).
5. 5. Urządzenie według zastrz. 3, znamienne tym, że pomiędzy trzecie wyjście pamięci (34) i drugi układ mnożący (32) jest włączony układ opóźniający (38) przesyłanie macierzy transponowanych współczynników transformat
6. 6. Urządzenie według zastrz. 3, znamienne tym, że zawiera trzeci rejestr (37) sterowany przez mikroprocesor i dołączony do pamięci (34) o dostępie swobodnym.