PL155059B1 - Układ do zmiany adresów generowanych przez mikroprocesor - Google Patents

Description

RZECZPOSPOLITA OPIS PATENTOWY 155 059

POLSKA

URZĄD

PATENTOWY

RP

Patent dodatkowy do patentu nr--Int. Cl.⁵ G06F 12,/02

Zgłoszono: 87 06 15 (P. 266278) ^Pi^^szeńst^sto--- CZYTELBIA θ B0LH A

Zgłoszenie ogłoszono: 88 12 22

Opis patentowy opublikowano: 1992 03 31

Twórcy wynalazku: Ryszard Buczkowski, Włodzimierz Arciszewski

Uprawniony z patentu: Zakłady Teleelektroniczne „Telkom-Telfa, Bydgoszcz (Polska)

Układ do zmiany adresów generowanych przez mikroprocesor

Przedmiotem wynalazku jest układ do zmiany adresów generowanych przez mikroprocesor, mający szczególne zastosowanie w urządzeniach łączności wewnętrznej.

Znane są różne układy umożliwiające zmiany adresów generowanych przez mikroprocesor. Znany jest na przykład układ zawierający multiplekser połączony z przerzutnikiem. Do jednego z wejść przerzutnika dołączony jest układ RC, a drugie wejście przerzutnika sterowane jest przez mikroprocesor. W takim rozwiązaniu czas zmiany adresu uzależniony jest od konstrukcji programu sterującego.

Zgodnie z wynalazkiem układ ma przesuwny rejestr zbudowany z co najmniej dwóch przerzutników, tak połączonych między sobą, że wyjście każdego poprzedniego przerzutnika połączone jest z wejściem przerzutnika następnego. Wyjście ostatniego przerzutnika połączone jest z wejściem wyboru rodzaju adresu multipleksera, do którego pozostałych wejść dołączone są linie adresowe mikroprocesora i linie programowanego adresu. Do wejść zegarowych wszystkich przerzutników dołączone jest wyjście mikroprocesora wysyłające impuls określający początek instrukcji, natomiast wejścia ustawiające tych przerzutników połączone są z wyjściem układu wysyłającym impuls początku zmiany adresu. W układzie w takim rozwiązaniu czas zmiany adresu zależy jedynie od ilości instrukcji wykonywanych przez mikroprocesor, a kontrolowanych przez układ, nie zależy natomiast od szybkości działania mikroprocesora i jego elementów składowych.

Wynalazek w przykładowym wykonaniu pokazano na rysunku, który przedstawia schemat blokowy układu do zmiany adresów generowanych przez mikroprocesor.

Jak pokazano na rysunku układ zawiera przesuwny rejestr zbudowany z przerzutników 1. Wyjście Q każdego przerzutnika 1 połączone jest z wejściem D następnego przerzutnika. Wyjście Q ostatniego w rejestrze przerzutnika 1 połączone jest z wejściem wyboru rodzaju adresu a multipleksera 2. Do pozostałych wejść multipleksera 2 dołączone są linie adresowe A mikroprocesora i linie programowanego adresu PA. Do wejść ustalających 3 wszystkich przerzutników 1 dołączone jest wyjśrie ukMu w^ys^yłające^go ⁱm^puls ^początku zmiany adresu. Do wej^ść ze^garowyc^h C wszystkJcłi przerzutników 1 dołączone jest wyjście mikroprocesora wysyłające impuls określający początek instrukcji.

155 059

Układ działa następująco. Do wejść ustawiających S wszystkich przerzutników 1 podawany jest sygnał zera logicznego. Powoduje on ustawienie na wyjściu Q tych przerzutników jedynki logicznej. Sygnał z wyjścia Q ostatniego przerzutnika 1 podany na wejście a multipleksera 2 powoduje przepuszczenie przez ten multiplekser programowanego adresu PA. Po przejściu ze stanu zera logicznego na jedynkę logiczną wejść ustawiających S przerzutników 1 układ reaguje na sygnał podawany do wejść zegarowych C przerzutników 1. Zmiana stanu logicznego — uzależnionego od początku instrukcji generowanej przez mikroprocesor — na wejściach zegarowych C wszystkich przerzutników 1 powoduje przepisanie stanu z wejścia D na wyjście Q przerzutnika 1. Po zliczeniu przez układ wymaganej liczby instrukcji następuje zmiana stanu na wyjściu zanegowanym Q ostatniego przerzutnika 1. Sygnał z tego wyjścia przesłany do wejścia a multipleksera 2 powoduje jego powrót do stanu wyjściowego.

Claims (1)

1. Zastrzeżenie patentowe

   Układ do zmiany adresów generowanych przez mikroprocesor zawierający multiplekser i przerzutnik, znamienny tym, że ma przesuwny rejestr zbudowany z co najmniej dwóch przerzutników (1) tak połączonych między sobą, że wyjście (Q) każdego poprzedniego przerzutnika połączone jest z wejściem (D) przerzutnika następnego z tym, że wyjście (Q) ostatniego przerzutnika (1) połączone jest z wejściem wyboru rodzaju adresu (a) multipleksera (2), do którego pozostałych wejść dołączone są linie adresowe (A) mikroprocesora i linie programowanego adresu (PA), przy czym do wejść zegarowych (C) wszystkich przerzutników (1) dołączone jest wyjście mikroprocesora wysyłające impuls określający początek instrukcji, natomiast wejścia ustawiające (S) tych przerzutników połączone są z wyjściem układu wysyłającym impuls początku zmiany adresu.

   Zakład Wydawnictw UP RP. Nakład 100 egz

   Cena 3000 zł