Przedmiotem wynalazku jest komparator fazy, majacy zastosowanie zwlaszcza w ukladach magnetowidowych do montazu nagran magnetowidowych.Znane komparatory fazy stosowane w magnetowidach skladaja sie z ukladu ksztaltujacego, ukladu próbkujacego i ukladu pamieci. Impulsyjednego z sygnalów porownywalnyclyia przyklad impulsy sygnalu odniesienia o przebiegu prostokatnym ksztaltujemy w sygnal o przebiegu trape¬ zowym. Uklad próbkujacy stanowi bramka utworzona z tranzystora polowego FET. Do drenu tego tranzystora odprowadza sie impulsy trapezowe, a do bramki doprowadza sie dodatnie impulsy drugiego sygnalu porównywanego, przykladowo tachometryczne. Dodatni impuls tachometryczny powoduje odblokowanie tranzystora i przeplyw w obwodzie dren — zródlo pradu ladujacego kondensator znajdujacy sie w ukladzie pamieci do napiecia o wartosci chwilowej impulsu trapezowego. Napiecie wystepujace na tym kondensatorze sluzy do regulacji fazy. Opisany uklad w stanie nieustalonym daje pewne stale przesuniecia fazy impulsów odniesienia wzgledem impulsów próbkujacych, wynikajace z tego, ze impulsy próbkujace sa umieszczane na zboczu impulsów trapezowych, przewaznie na srodku tego zbocza.Celem wynalazku jest wyeliminowanie przesuniecia faz impulsów porównywanych.Komparator fazy wedlug wynalazku ma wejscie, na które podawane sa impulsy odniesienia, polaczone z wejsciem bramki NOT i pierwszego przerzutnika monostabilnego, którego wyjscie polaczone jest zjednym z wejsc bramki NAND. Do drugiego wejscia bramki NAND dolaczone jest wyjscie bramki NOT. Drugie wejscie komparatora fazy, na które podawane sa impulsy próbkujace, polaczone jest poprzez drugi przerzutnik monostabilny z jednymi wejsciami dwóch bramek NOR, przy czym do drugiego wejscia pierwszej bramki NOR dolaczone jest wyjscie bramki NOT, a do drugiego wejscia drugiej bramki NOR dolaczne jest wyjscie bramki NAND. Kazde z wyjsc bramek NOR polaczone jest poprzez klucz ze zródlem pradowym i dalej poprzez wspólny kondensator z wyjsciem.Komparator fazy wedlug wynalazku oprócz tego , ze eliminuje przesuniecie fazy w stanie ustalonym ma jeszcze te zalete, ze dziala poprawnie w calym zakresie przesuniec fazowych (od -180° do 180°), podczas gdy znane komparatory dzialaja prowidlowo tylko w zakresie zbocz przebiegu trapezowego (^180°).POLSKA RZECZPOSPOLITA LUDOWA URZAD PATENTOWY PRL2 148 728 Wynalazek moze miec zastosowanie miedzy innymi w ukladach magnetowidowych, w celu elektronicznego montazu nagran.Wynalazek w przykladowym wykonaniu zostal pokazany na rysunku, który przedstawia schemat ukladu komparatora fazy.W ukladzie przedstawionym na rysunku wejscie WEi, na które podawane sa impulsy odnie¬ sienia polaczone jest z wejsciem bramki NOT i przerzutnika monostabilnego 1, którego wyjscie polaczone jest z jednym z wejsc bramki NAND. Do drugiego wejscia bramki NAND dolaczone jest wyjscie bramki NOT. Drugie wejscie WE2, do którego podawane sa impulsy próbkujace,polaczone jest poprzez przerzutnik monostabilny 2 z jednymi wejsciami bramek NOR1, NOR2, przy czym do drugiego wejscia bramki NOR1 dolaczone jest wyjscie bramki NOT, a do drugiego wejscia bramki NOR2 dolaczone jest wyjscie bramki NAND. Wyjscia bramek NOR1, NOR2 polaczone sa odpo¬ wiednio poprzez klucze Ki, K2 ze zródlami pradowymi Z-i, Z2 i kondensator C z wyjsciem WY.Dzialanie ukladu komparatora fazy wedlug wynalazku jest nastepujace. Impuls odniesienia z wejscia WE1 doprowadzany jest do jednych wejsc bramek NOR1, NOR2, przy czym do wejscia bramki NOR1 — poprzez bramke NOT, natomiat do wejscia bramki NOR2 — poprzez bramke NAND, do której jednego wejscia impuls ten doprowadzany jest przez bramke NOT, a do drugiego wejscia przez przerzutnik monostabilny 1. Do drugich wejsc bramek NOR1, NOR2 doprowadzany jest impuls z przerzutnika monostabilnego 2., wyz^v?1any impulsem próbkujacym. Oba przerzutriki monostabilne generuja impulsy o jednakowej dlugosci. Napiecie na kondensatorze C ustalane jest przy pomocy zródel pradowych Z1, Z2 sterowanych odpowiednio bramkami NOR1, NOR2 w nastepujacy sposób: gdy na wyjsciu bramki NOR1 jest logiczne 1 zródlo pradowe Z1 doladowuje kondensator C, a gdy logiczne 1 jest na wyjsciu NOR2, kondensator C jest rozladowywany przez zródlo pradowe Z2. Poziom napiecia na wyjsciach bramek NOR1, NOR2 zalezny jest od tego, czy impulsy próbkujace sa opóznione wzgledem impulsów odniesienia, czy tez wyprzdzaja je. Gdy impulsy próbkujace sa opóznione kondensator C jest doladowywany, natomiast gdy sa opóznione kondensator C jest rozladowywany.W stanie ustalonym, gdy fazy porównywalnych impulsów sa zgodne, klucze Ki, K2 sa otwarte i napiecie na kondensatorze C nie ulega zmianie. Napiecie wystepujace na kondensatorze C jest wykorzystywane do regulacji fazy.Zastrzezenie patentowe Komparator fazy zawierajcy polaczny z wyjsciem kondensator, znamienny tym, ze wejscie (WE1) polaczone jest z wejsciem bramki (NOT) i przerzutnika monostabilnego (1), którego wyjscie polaczone jest z jednym z wejsc bramki (NAND), zas do drugiego wejscia bramki (NAND) dola¬ czone jest wyjscie bramki (NOT), natomiast wejscie (WE2) polaczone jest poprzez przerzutnik monostabilny (2) z jednymi wejsciami bramek (NOR1, NOR2), przy czym do drugiego wejscia bramki (NOR1) dolaczone jest wyjscie bramki (NOT), a do drugiego wejscia bramki (NOR2) dolaczone jest wyjscie bramki (NAND), a z kolei wyjscia bramek (NOR1, NOR2) polaczone sa odpowiednio poprzez klucze (Ki, K2) ze zródlami pradowymi (Z1, Z2) i dalej poprzez kondensator (C) z wyjsciem (WY).Wff« NE2 i H NOT W tb^^Y^ ¦A/y ? zz Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 400 zl PLThe subject of the invention is a phase comparator, which is used in particular in VCR systems for the editing of VCR recordings. Known phase comparators used in VCRs consist of a shaper, a sampler and a memory chip. The pulses of one of the comparable signals are, for example, the pulses of the reference signal with a rectangular waveform into a signal with a trapezoidal waveform. The sampling circuit is a gate formed by a field-effect transistor FET. The trapezoidal pulses are fed to the drain of this transistor, and the positive pulses of the second signal of the compared, for example tachometric, are fed to the gate. The positive tachometric impulse unlocks the transistor and the flow in the drain circuit - the source of the current charging the capacitor located in the memory system for voltage with the instantaneous value of the trapezoidal impulse. The voltage across this capacitor is used to regulate the phase. The described system in the transient state gives some steady shifts in the phase of the reference pulses in relation to the sampling pulses, due to the fact that the sampling pulses are placed on the edge of the trapezoidal pulses, usually in the middle of this edge. The aim of the invention is to eliminate the phase shift of the pulses being compared. an input on which reference pulses are applied, connected to the input of the NOT gate and the first monostable trigger, the output of which is connected to one of the inputs of the NAND gate. The output of the NOT gate is connected to the second input of the NAND gate. The second input of the phase comparator, to which the sampling pulses are applied, is connected via the second monostable trigger to one inputs of two NOR gates, where the output of the NOT gate is connected to the second input of the first NOR gate, and the gate output is connected to the second input of the second NOR gate. NAND. Each of the outputs of the NOR gates is connected via a key to the current source and then through a common capacitor with the output. According to the invention, in addition to eliminating the steady state phase shift, it also has the advantage that it works correctly in the entire range of phase shifts (from - 180 ° to 180 °), while the known comparators work correctly only in the range of the trapezoidal slopes (^ 180 °). POLISH REPUBLIC OF PEOPLE PATENT OFFICE PRL2 148 728 The invention may be used, inter alia, in VCR systems, for the purpose of electronic assembly of recordings. in the exemplary embodiment, it is shown in the figure, which shows a diagram of the phase comparator circuit. In the system shown in the figure, the input WEi, to which the reference pulses are applied, is connected to the input of the NOT gate and the monostable trigger 1, whose output is connected to one of the inputs NAND gates. The output of the NOT gate is connected to the second input of the NAND gate. The second input WE2, to which the sampling pulses are applied, is connected via the monostable trigger 2 with one inputs of the NOR1, NOR2 gates, where the NOT gate output is connected to the second input of the NOR1 gate, and the NAND gate output is connected to the second input of the NOR2 gate. The outputs of the NOR1, NOR2 gates are connected, respectively, through the keys Ki, K2 with the current sources Z-i, Z2 and the capacitor C with the output OUT. The operation of the phase comparator circuit according to the invention is as follows. The reference impulse from the WE1 input is fed to one of the inputs of the NOR1, NOR2 gates, and to the input of the NOR1 gate - through the NOT gate, and to the input of the NOR2 gate - through the NAND gate, to which one input this impulse is fed through the NOT gate, and to the second input through the monostable trigger 1. The impulse from the monostable trigger 2. is supplied to the second inputs of the NOR1, NOR2 gates, triggered by the sampling pulse. Both monostable triggers generate pulses of equal length. The voltage on the capacitor C is set by the current sources Z1, Z2 controlled by the NOR1, NOR2 gates respectively in the following way: when at the output of the NOR1 gate there is logical 1, the current source Z1 charges the capacitor C, and when the logical 1 is at the NOR2 output, the capacitor C is discharged by the current source Z2. The voltage level at the outputs of the NOR1, NOR2 gates depends on whether the sampling pulses are delayed with respect to the reference pulses, or whether they are displacing them. When the sampling pulses are delayed, the capacitor C is recharged, while when they are delayed, the capacitor C is discharged. In the steady state, when the phases of the comparable pulses are compatible, the keys Ki, K2 are open and the voltage on the capacitor C does not change. The voltage on the capacitor C is used for phase regulation. Patent claim A phase comparator containing a capacitor connected to the output, characterized in that the input (IN1) is connected to the input of the gate (NOT) and the monostable trigger (1), the output of which is connected to one from the gate inputs (NAND), while the gate output (NOT) is connected to the second gate input (NAND), while the input (IN2) is connected via the monostable trigger (2) with one gate inputs (NOR1, NOR2), where the gate output (NOT) is connected to the second gate input (NOR1), and the gate output (NAND) is connected to the second gate input (NOR2), and the gate outputs (NOR1, NOR2) are connected via keys (Ki, K2) respectively with current sources (Z1, Z2) and then through the capacitor (C) with the output (WY). Wff «NE2 and H NOT W tb ^^ Y ^ ¦A / y? zz Pracownia Poligraficzna UP PRL. Mintage 100 copies Price PLN 400 PL