RU2224323C1

RU2224323C1 - Phase-differential relay

Info

Publication number: RU2224323C1
Application number: RU2002125753/09A
Authority: RU
Inventors: В.В. Березов
Original assignee: Березов Владимир Владимирович
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2004-02-20
Also published as: RU2002125753A

Abstract

FIELD: electrical engineering. SUBSTANCE: invention is designed for systems of phase-differential protection with location of short-circuit position which is based on comparison of phases of current at ends of protected line. For realization of this task phase-differential relay incorporates four comparators, two final-control elements, clock pulse generator, univibrator, former of short pulse by leading edge, storage register, six AND gates, three OR gates, delay element, reversible counter. EFFECT: widened functional capabilities of given relay. 1 dwg

Description

Изобретение относится к электротехнике и может быть использовано в системах дифференциально-фазной защиты при определении местоположения короткого замыкания на основе сравнения фаз тока на концах защищаемой линии. The invention relates to electrical engineering and can be used in systems of differential-phase protection when determining the location of a short circuit based on a comparison of the phases of the current at the ends of the protected line.

Известно устройство, содержащее последовательно соединенные генератор тактовых импульсов, двоичный счетчик, дешифратор, формирователь импульсов и исполнительный элемент, выполненный в виде транзистора [1]. A device is known that contains a series-connected clock generator, a binary counter, a decoder, a pulse shaper and an actuator made in the form of a transistor [1].

Недостатком устройства являются относительно узкие функциональные возможности, не позволяющие использовать его в качестве дифференциально-фазового реле. The disadvantage of this device is the relatively narrow functionality that does not allow using it as a differential-phase relay.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее последовательно соединенные измерительный преобразователь, первый блок дифференцирования, второй блок дифференцирования, сумматор, второй и третий входы которого соединены с выходами измерительного преобразователя и первого дифференцирующего блока, компаратор и исполнительный элемент [2]. The closest in technical essence to the proposed device is a device containing a series-connected measuring transducer, a first differentiation unit, a second differentiation unit, an adder, the second and third inputs of which are connected to the outputs of the measuring transducer and the first differentiating unit, a comparator and an actuator [2].

Недостатком наиболее близкого технического решения являются относительно узкие функциональные возможности, поскольку устройство позволяет определить степень рассинхронизации входных сигналов, но не позволяет определить местоположение короткого замыкания. The disadvantage of the closest technical solution is the relatively narrow functionality, since the device allows you to determine the degree of desynchronization of the input signals, but does not allow to determine the location of the short circuit.

Техническим результатом изобретения является расширение функциональных возможностей. The technical result of the invention is the expansion of functionality.

Этот технический результат достигается тем, что в устройство, содержащее первый исполнительный элемент и первый компаратор, введены второй компаратор, третий компаратор, выход которого соединен с входом первого исполнительного элемента, последовательно соединенные регистр памяти, четвертый компаратор, вход которого соединен с входом третьего компаратора, и второй исполнительный элемент, первый элемент И, первый и второй входы которого соединены с выходом "Больше" первого компаратора и с выходом "Меньше" второго компаратора соответственно, второй элемент И, первый и второй входы которого соединены с выходом "Меньше" первого компаратора и с выходом "Больше" второго компаратора соответственно, третий элемент И, первый и второй входы которого соединены с выходами "Больше" первого и второго компараторов соответственно, четвертый элемент И, первый и второй входы которого соединены с выходами "Меньше" первого и второго компараторов соответственно, первый элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго элементов И, второй элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно третьего и четвертого элементов И, пятый элемент И, первый вход которого соединен с выходом первого элемента ИЛИ, шестой элемент И, первый вход которого соединен с выходом второго элемента ИЛИ, реверсивный счетчик, входы вычитания и суммирования которого соединены с выходами пятого и шестого элементов И соответственно, а выход соединен с информационным входом регистра памяти, последовательно соединенные одновибратор и генератор тактовых импульсов, выход которого соединен со вторыми входами пятого и шестого элементов И, а также последовательно соединенные формирователь короткого импульса, вход которого соединен с выходом "Больше" первого компаратора, а выход соединен с управляющим входом регистра памяти, элемент задержки, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом одновибратора и с входом установки в ноль регистра памяти, а выход соединен с входом установки в ноль реверсивного счетчика, при этом входы первого и второго компараторов являются входами токов на первом и втором концах контролируемой линии соответственно. This technical result is achieved by the fact that a second comparator, a third comparator, the output of which is connected to the input of the first actuator, series-connected memory register, a fourth comparator, the input of which is connected to the input of the third comparator, are introduced into the device containing the first actuator and the first comparator, and the second actuator, the first element And, the first and second inputs of which are connected to the output "More" of the first comparator and to the output "Less" of the second comparator respectively Namely, the second element And, the first and second inputs of which are connected to the output “Less” of the first comparator and the output “More” of the second comparator, respectively, the third element And, the first and second inputs of which are connected to the outputs “More” of the first and second comparators, respectively, the fourth element And, the first and second inputs of which are connected to the outputs "Less" of the first and second comparators, respectively, the first element OR, the first and second inputs of which are connected to the outputs of the first and second elements of And, the second element t OR, the first and second inputs of which are connected to the outputs of the third and fourth AND elements, respectively, the fifth AND element, the first input of which is connected to the output of the first OR element, the sixth AND element, whose first input is connected to the output of the second OR element, reversible counter, inputs subtracting and summing which is connected to the outputs of the fifth and sixth elements AND, respectively, and the output is connected to the information input of the memory register, a one-shot and a clock generator are connected in series, the output of which connected to the second inputs of the fifth and sixth AND elements, as well as a short pulse shaper connected in series, the input of which is connected to the “More” output of the first comparator, and the output is connected to the control input of the memory register, a delay element whose output is connected to the first input of the third OR element , the second input of which is connected to the output of the one-shot and to the installation input to zero of the memory register, and the output is connected to the installation input to zero of the reverse counter, while the inputs of the first and second comparators are tsya input currents at the first and second ends respectively controlled line.

На чертеже представлена электрическая структурная схема дифференциально-фазного реле. The drawing shows an electrical block diagram of a differential-phase relay.

Дифференциально-фазное реле содержит первый исполнительный элемент 1, первый компаратор 2, второй компаратор 3, третий компаратор 4, выход которого соединен с входом первого исполнительного элемента 1, последовательно соединенные регистр 5 памяти, четвертый компаратор 6, вход которого соединен с входом третьего компаратора 4, и второй исполнительный элемент 7, первый элемент И 8, первый и второй входы которого соединены с выходом "Больше" и с выходом "Меньше" первого 2 и второго 3 компараторов соответственно, второй элемент И 9, первый и второй входы которого соединены с выходом "Меньше" и с выходом "Больше" первого 2 и второго 3 компараторов соответственно, третий элемент И 10, первый и второй входы которого соединены с выходами "Больше" первого 2 и второго 3 компараторов соответственно, четвертый элемент И 11, первый и второй входы которого соединены с выходами "Меньше" первого 2 и второго 3 компараторов соответственно, первый элемент ИЛИ 12, первый и второй входы которого соединены с выходами соответственно первого 8 и второго 9 элементов И, второй элемент ИЛИ 13, первый и второй входы которого соединены с выходами соответственно третьего 10 и четвертого 11 элементов И, пятый элемент И 14, первый вход которого соединен с выходом первого элемента ИЛИ 12, шестой элемент И 15, первый вход которого соединен с выходом второго элемента ИЛИ 13, реверсивный счетчик 16, входы вычитания и суммирования которого соединены с выходами пятого 14 и шестого 15 элементов И соответственно, а выход соединен с информационным входом регистра 5 памяти, последовательно соединенные одновибратор 17 и генератор 18 тактовых импульсов, выход которого соединен со вторыми входами пятого 14 и шестого 15 элементов И, а также последовательно соединенные формирователь 19 короткого импульса, вход которого соединен с выходом "Больше" первого компаратора 2, а выход соединен с управляющим входом регистра 5 памяти, элемент задержки 20 и третий элемент ИЛИ 21, второй вход которого соединен с выходом одновибратора 17 и с входом установки в ноль регистра 5 памяти, а выход соединен с входом установки в ноль реверсивного счетчика 16, при этом входы первого 2 и второго 3 компараторов являются входами токов на первом и втором концах контролируемой линии соответственно. The differential-phase relay contains the first actuator 1, the first comparator 2, the second comparator 3, the third comparator 4, the output of which is connected to the input of the first actuator 1, the memory register 5 is connected in series, the fourth comparator 6, the input of which is connected to the input of the third comparator 4 , and the second actuator 7, the first element And 8, the first and second inputs of which are connected to the output "More" and with the output "Less" of the first 2 and second 3 comparators, respectively, the second element And 9, the first and second input which is connected to the output "Less" and with the output "More" of the first 2 and second 3 comparators, respectively, the third element And 10, the first and second inputs of which are connected to the outputs "More" of the first 2 and second 3 comparators, respectively, the fourth element And 11 , the first and second inputs of which are connected to the outputs "Less" of the first 2 and second 3 comparators, respectively, the first element OR 12, the first and second inputs of which are connected to the outputs of the first 8 and second 9 elements AND, the second element OR 13, the first and second inputs of the first are connected to the outputs of the third 10 and fourth 11 elements And, the fifth element And 14, the first input of which is connected to the output of the first element OR 12, the sixth element And 15, the first input of which is connected to the output of the second element OR 13, the counter 16, inputs subtracting and summing which is connected to the outputs of the fifth 14 and sixth 15 elements AND, respectively, and the output is connected to the information input of the memory register 5, the one-shot 17 and the clock generator 18 are connected in series, the output of which is connected to the second the input inputs of the fifth 14 and sixth 15 elements And, as well as serially connected shaper 19 of a short pulse, the input of which is connected to the output "More" of the first comparator 2, and the output is connected to the control input of the memory register 5, the delay element 20 and the third element OR 21, the second input of which is connected to the output of the one-shot 17 and to the installation input to zero of memory register 5, and the output is connected to the installation input to zero of the reverse counter 16, while the inputs of the first 2 and second 3 comparators are current inputs at the first and second ends ah controlled line respectively.

Первый 1 и второй 7 исполнительные элементы могут быть выполнены в виде обмоток реле с соответствующими контактами, которые через усилитель или непосредственно соединены с выходами соответственно третьего 4 и четвертого 6 компараторов. Формирователь 19 формирует короткий импульс по переднему фронту его входного сигнала, т.е. при перепаде входного сигнала с уровня логического нуля на уровень логической единицы. Остальные блоки устройства являются стандартными блоками электротехники. Цепи питания блоков на чертеже опущены как несущественные в рамках данной заявки. The first 1 and second 7 actuators can be made in the form of relay windings with corresponding contacts, which are connected through an amplifier or directly to the outputs of the third 4 and fourth 6 comparators, respectively. Shaper 19 generates a short pulse along the leading edge of its input signal, i.e. when the input signal drops from the level of logical zero to the level of a logical unit. The remaining units of the device are standard units of electrical engineering. The power supply circuits of the blocks in the drawing are omitted as non-essential in the framework of this application.

Работает дифференциально-фазное реле следующим образом. The differential phase relay operates as follows.

При включении реле по сигналу одновибратора 17 запускается генератор 18, а реверсивный счетчик 16 и регистр 5 памяти устанавливаются в нулевое состояние. На входы первого 2 и второго 3 компараторов поступают сигналы, пропорциональные мгновенным значениям токов на концах контролируемой линии. При внешнем КЗ токи имеют различные знаки и, следовательно, сдвинуты на 180 градусов. При КЗ на защищаемой линии токи совпадают по фазе. На выходе первого элемента ИЛИ 12 сигнал логической единицы формируется при несовпадении знаков мгновенных значений токов, а на выходе второго элемента ИЛИ 13 - при совпадении знаков. В соответствующие интервалы времени на вычитающий и суммирующий входы реверсивного счетчика 16 поступают счетные импульсы от генератора 18. В результате за период изменений тока в реверсивном счетчике 16 формируется величина, пропорциональная разности интервалов времени за период изменений тока в линии, в течение которых знаки токов совпадали и не совпадали. По сигналу формирователя 19 содержимое реверсивного счетчика 16 переписывается в регистр 5 памяти, после чего содержимое реверсивного счетчика 16 обнуляется. Сигнал регистра 5 памяти сравнивается в третьем компараторе 4 с верхним пороговым уровнем, превышение которого соответствует факту КЗ на контролируемой линии и срабатыванию первого исполнительного элемента 1. Одновременно сигнал регистра 5 памяти сравнивается в четвертом компараторе 6 с нижним пороговым уровнем, который соответствует факту КЗ вне контролируемой линии и срабатыванию второго исполнительного элемента 7. When the relay is turned on, the signal 18 starts the generator 18, and the reverse counter 16 and the memory register 5 are set to zero. The inputs of the first 2 and second 3 comparators receive signals proportional to the instantaneous values of the currents at the ends of the monitored line. With external short-circuit currents have different signs and, therefore, are shifted by 180 degrees. When short circuit on the protected line currents coincide in phase. At the output of the first element OR 12, a signal of a logical unit is formed when the signs of the instantaneous values of the currents do not coincide, and at the output of the second element OR 13, when the signs coincide. In the corresponding time intervals, the subtracting and summing inputs of the reverse counter 16 receive counting pulses from the generator 18. As a result, for the period of current changes in the reverse counter 16, a value is generated proportional to the difference in time intervals for the period of current changes in the line during which the signs of the currents coincided and did not match. At the signal of the shaper 19, the contents of the reverse counter 16 are written into the memory register 5, after which the contents of the reverse counter 16 are reset. The signal of the memory register 5 is compared in the third comparator 4 with the upper threshold level, the excess of which corresponds to the fact of a short circuit on the monitored line and the operation of the first actuator 1. At the same time, the signal of the memory register 5 in the fourth comparator 6 is compared with a lower threshold level that corresponds to the fact of a short circuit outside the controlled line and actuation of the second actuator 7.

Таким образом, в предложенном техническом решении расширяются функциональные возможности и устройство позволяет определить местоположение короткого замыкания
Источники информации
1. Электротехнический справочник в 4-х томах, т.2. Электротехнические изделия и устройства. Под общей редакцией В.Г. Герасимова и др. - М.: Издательство МЭИ, 1998 г., с. 390, рис. 35.10.Thus, the proposed technical solution expands the functionality and the device allows you to determine the location of the short circuit
Sources of information
1. Electrical reference book in 4 volumes, vol. 2. Electrical products and devices. Under the general editorship of V.G. Gerasimova et al. - Moscow: Publishing House MPEI, 1998, p. 390, fig. 35.10.

2. Андреев В.А. Релейная защита и автоматика систем электроснабжения. - М.: Высшая школа, 1991, с. 352, рис. 12.13 (прототип). 2. Andreev V.A. Relay protection and automation of power supply systems. - M.: Higher School, 1991, p. 352, fig. 12.13 (prototype).

Claims

A differential-phase synchronization relay containing a first actuator and a first comparator, characterized in that a second comparator, a third comparator, the output of which is connected to the input of the first actuator, a memory register in series, a fourth comparator, the input of which is connected to the input of the third comparator, are introduced and the second actuator, the first element And, the first and second inputs of which are connected to the output "More" of the first comparator and to the output "Less" of the second comparator, respectively Of course, the second element And, the first and second inputs of which are connected to the output “Less” of the first comparator and the output “More” of the second comparator, respectively, the third element And, the first and second inputs of which are connected to the outputs “More” of the first and second comparators, respectively, the fourth element And, the first and second inputs of which are connected to the outputs of "Less" of the first and second comparators, respectively, the first element OR, the first and second inputs of which are connected to the outputs of the first and second elements of And, the second e OR element, the first and second inputs of which are connected to the outputs of the third and fourth AND elements, respectively, the fifth AND element, the first input of which is connected to the output of the first OR element, the sixth AND element, whose first input is connected to the output of the second OR element, reversible counter, inputs subtracting and summing which is connected to the outputs of the fifth and sixth elements AND, respectively, and the output is connected to the information input of the memory register, a one-shot and a clock generator are connected in series, the output of which of the second is connected to the second inputs of the fifth and sixth elements And, as well as serially connected a shaper of a short pulse along the leading edge, the input of which is connected to the output "More" of the first comparator, and the output is connected to the control input of the memory register, the delay element, the output of which is connected to the first the input of the third OR element, the second input of which is connected to the output of the one-shot and to the installation input to "0" of the memory register, and the output is connected to the installation input to "0" of the reverse counter, while the inputs of the first and second comparators are current inputs at the first and second ends of the monitored line, respectively.