Przedmiotem wynalazku jest przetwornik rezystancji na napiecie znajdujacy zastosowanie zwlaszcza w multi- metrach cyfrowych.W multimetrach cyfrowych pomiar rezystancji jest zwykle realizowany za pomoca przetwarzania mierzonej rezystan¬ cji na napiecie stale i pomiarze tego napiecia przez prze¬ twornik analogowo-cyfrowy. Przetworniki rezystancji na napiecie sa wykonywane w postaci oddzielnych bloków lub sa zbudowane przy wykorzystaniu wzmacniacza pradu stalego pochodzacego z ukladów pomiarowych napiecia stalego multimetru cyfrowego. Przetworniki wykorzystu¬ jace uklady wzmacniaczy pradu stalego charakteryzuja sie niskim kosztem wykonania.Znany przetwornik rezystancji na napiecie, zastosowany w multimetrze cyfrowym model 3500 firmy Data Preci- sion Corp. USA, jest zbudowany ze wzmacniaczy pradu stalego z okresowa korekcja zera, którego cykl pracy skla¬ da sie z fazy zerowania wzmacniacza i fazy wzmacniania sygnalu uzytecznego oraz z dzielnika pomiarowego, który tworza przelaczane rezystory wzorcowe i rezystor mierzo¬ ny. Dzielnik ten jest zasilany ze zródla napiecia wzorco¬ wego przetwornika analogowo-cyfrowego, przy czym jego wyjscie jest polaczone z wejsciem wzmacniacza pradu sta¬ lego z okresowa korekcja zera. Wystepujacy uchyb nieli¬ niowosci dzielnika jest kompensowany w przetworniku analogowo-cyfrowym.W znanym przetworniku wystepuje znaczna rozbudowa ukladów przelaczajacych na wejsciu wzmacniacza pradu stalego przy duzych wymaganiach dotyczacych parame- 10 15 20 25 30 trów tranzystorów przelaczajacych oraz koniecznosc kom¬ pensowania jego uchybu nieliniowosci.W przetworniku rezystancji na napiecie wedlug wynalaz¬ ku zbudowanym ze wzmacniacza pradu stalego z okreso¬ wa korekcja zera z dolaczonym do wejscia dzielnikiem pomiarowym zlozonym z rezystora wzorcowego i rezys¬ tora mierzonego oraz ze wzmacniacza sumujacego, do którego jednego wejscia jest dolaczone zródlo stalego na¬ piecia wzorcowego, charakterystyczne jest to, ze do dru¬ giego wejscia wzmacniacza sumujacego jest dolaczone, poprzez uklad pamietajacy, wyjscie dzielnika rezystancyj- nego, którego wejscie jest polaczone z wyjsciem wzmac¬ niacza pradu stalego z okresowa korekcja zera, przy czym wyjscie wzmacniacza sumujacego jest dolaczone do wejs¬ cia dzielnika pomiarowego.W przetworniku wedlug wynalazku przez zastosowanie ukladu pamietajacego i prostych ukladów przelaczajacych w dzielniku rezystancyjnym uproszczono uklady przela¬ czajace zwiazane z wejsciem wzmacniacza pradu stalego z okresowa korekcja zera, ograniczajac je do funkcji jakie musza spelniac przy pomiarze napiecia stalego.Wynalazek jest blizej objasniony na przykladzie wyko¬ nania przedstawionym na rysunku, który jest schematem ideowym przetwornika.Przetwornik rezystancji na napiecie jest zbudowany ze wzmacniacza pradu stalego z okresowa korekcja zera WK, wzmacniacza sumujacego WS, dzielnika rezystancyjnego DR, ukladu pamietajacego UP, zródla stalego napiecia wzorcowego UN i dzielnika pomiarowego DP oraz ukladu sterowania US. Wzmacniacz pradu stalego z okresowa ko- 137 197137 197 3 rekcja zera WK jest zbudowany z pierwszego wzmacniacza operacyjnego IC1, którego wejscie nieodwracajace jest polaczone poprzez pierwszy klucz KI z zaciskiem wejscio¬ wym WE przetwornika oraz poprzez drugi klucz K2 z ma¬ sa przetwornika.Wejscie odwracajace pierwszego wzmacniacza opera- cyjfiegft IC1 jest polajpzone poprzez trzeci klucz K3 z jego .yJSS&iera QV&£ POP&gz pierwszy kondensator Cl z punk¬ tem polaczenia dwóch rezystorów, z których pierwszy Rl jest polaczony z wyjsciem pierwszego wzmacniacza operacyjnego IC1 a drugi R2 z masa przetwornika. Wyjscie pierwszego wzmacniacza operacyjnego IC1 jest wyjsciem wzmacniacza pradu stalego z okresowa korekcja zera WK i jest polaczone z zaciskiem wyjsciowym WY prze¬ twornika. Do zacisku wyjsciowego WY przetwornika do¬ laczone jest wejscie dzielnika rezystancyjnego DR zbudo¬ wanego z trzeciego i czwartego rezystora R3 i R4, których punkt polaczenia jest polaczony z wejsciem ukladu pamie¬ tajacego UP. Wejscie ukladu pamietajacego UP jest po¬ laczone poprzez czwarty klucz K4, drugi kondensator C2 i piaty rezystor R5 z masa przetwornika, przy czym punkt polaczenia czwartego klucza K4 i drugiego konden¬ satora C2 jest wyjsciem ukladu pamietajacego UP. Wzmac¬ niacz sumujacy WS jest zbudowany z drugiego wzmacnia¬ cza operacyjnego IC2, do którego wejscia nieodwraca- jacego jest dolaczone wyjscie ukladu pamietajacego UP.Wejscie odwracajace drugiego wzmacniacza operacyj¬ nego IC2 jest polaczone poprzez szósty rezystor R6 ze zródlem stalego napiecia wzorcowego UN oraz poprzez siódmy rezystor R7 ze swoim wyjsciem. Wyjscie drugiego wzmacniacza operacyjnego IC2. bedace jednoczesnie wyjs¬ ciem wzmacniacza sumujacego WS, jest polaczone poprzez rezystor wzorcowy RN z zaciskiem wejsciowym WE prze¬ twornika. Do zacisku tego jest dolaczony rezystor mierzo¬ ny RX. Rezystor wzorcowy RN i rezystor mierzony RX tworza dzielnik pomiarowy DP. Praca kluczy KI, K2, K3, i K4 steruje uklad sterowania US.Zasada pracy przetwornika wedlug wynalazku spro¬ wadza sie do zasilania rezystancji mierzonej RX stalym pradem, którego wartosc jest zalezna od wartosci rezysto¬ ra wzorcowego RN i od wartosci napiecia zródla wzor¬ cowego UN. W fazie wzmacniania sygnalów przez wzmac¬ niacz pradu stalego z okresowa korekcja zera WK pierw¬ szy i czwarty klucz KI i K4 znajduja sie w stanie zwarcia 4 a drugi i trzeci klucz K2 i K3 w stanie rozwarcia. Wów¬ czas sygnal z wejscia przetwornika jest wzmacniany po¬ przez pierwszy wzmacniacz operacyjny IC1, a nastepnie podawany, poprzez dzielnik rezystancyjny DR oraz zwarty 5 czwarty kluczK4 na wejscienieodwracajace drugiego wzmac¬ niacza operacyjnego IC2. Wartosci rezystorów zastosowa¬ nych we wzmacniaczu pradu stalego z okresowa korekcja zera WK, dzielniku rezystancyjnym DR i wzmacniaczu sumujacym WS sa tak dobrane, ze na wyjsciu wzmacnia¬ lo cza sumujacego WS pojawia sie sygnal o wartosci równej róznicy miedzy napieciem na wejsciu wzmacniacza pradu stalego z okresowa korekcja zera WK a napieciem zródla wzorcowego UN. Równoczesnie drugi kondensator C2 zostaje doladowany do napiecia równego napieciu na wyjs- 15 ciu dzielnika rezystancyjnego DR.W fazie zerowania wzmacniacza pradu stalego z okre¬ sowa korekcja zera WK drugi i trzeci klucz K2 i K3 znaj¬ duja sie w stanie zwarcia a pierwszy i czwarty klucz KI i K4 w stanie rozwarcia. Pierwszy kondensator Cl jest 20 ladowany do napiecia równego napieciu niezrównowaze- nia pierwszego wzmacniacza operacyjnego IC1. Dzieki temu mozna pominac wplyw napiecia niezrównowazenia pierwszego wzmacniacza operacyjnego IC1 na prace prze¬ twornika. W fazie tej nie ulega zmianie wartosc napiecia 25 na drugim kondensatorze C2. Dzieki temu napiecie na wyjsciu drugiego wzmacniacza operacyjnego IC2 równiez nie ulega zmianie i dzielnik pomiarowy DP zlozony z re¬ zystora wzorcowego RN i rezystora mierzonego RX jest zasilany stalym pradem. 30 Zastrzezenie patentowe Przetwornik rezystancji na napiecie zbudowany ze wzmac¬ niacza pradu stalego z okresowa korekcja zera z dolaczo¬ nym do wejscia dzielnikiem pomiarowym zlozonym z re- 35 zystora wzorcowego i rezystora mierzonego oraz ze wzmac¬ niacza sumujacego, do którego jednego wejscia jest do¬ laczone zródlo stalego napiecia wzorcowego, znamienny tym, ze do drugiego wejscia wzmacniacza sumujacego (WS) jest dolaczone, poprzez uklad pamietajacy (UP), 40 wyjscie dzielnika rezystancyjnego (DR), którego wejscie jest polaczone z wyjsciem wzmacniacza pradu stalego z okresowa korekcja zera (WK), przy czym wyjscie wzmac¬ niacza sumujacego (WS) jest dolaczone do wejscia dziel¬ nika pomiarowego (DP).137 197 IDP W i JR5 I WE I I rt WK 'I! ! jff Tm i U R1 I I I I jj«i i—q i I a i i_u_Pji=- _l_.WY -*-o ^- us PL