PL130995B1 - Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems - Google Patents

Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems Download PDF

Info

Publication number
PL130995B1
PL130995B1 PL22310980A PL22310980A PL130995B1 PL 130995 B1 PL130995 B1 PL 130995B1 PL 22310980 A PL22310980 A PL 22310980A PL 22310980 A PL22310980 A PL 22310980A PL 130995 B1 PL130995 B1 PL 130995B1
Authority
PL
Poland
Prior art keywords
input
arithmetic mean
sample
bit
segment
Prior art date
Application number
PL22310980A
Other languages
English (en)
Other versions
PL223109A1 (pl
Inventor
Jerzy Milek
Original Assignee
Inst Lacznosci
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Lacznosci filed Critical Inst Lacznosci
Priority to PL22310980A priority Critical patent/PL130995B1/pl
Publication of PL223109A1 publication Critical patent/PL223109A1/xx
Publication of PL130995B1 publication Critical patent/PL130995B1/pl

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Przedmiotem wynalazku jest sposób i uklad do wyznaczania mocy i wartosci sredniej sygnalu transmitowanego w wielokrotnych systemach czasowych PCflI (modulacja impulsowo- -kodowa). Wynalazek znajduje zastosowanie w tech¬ nice pomiarowej kanalów cyfrowych, a zwlaszcza w elektronicznych centralach telefonicznych, w których komutowane sygnaly wystepuja wylacznie w postaci zakodowanej jako sygnaly cyfrowe.Stan techniki. Znany dotychczas sposób wyzna¬ czania parametrów kanalów cyfrowych PCM po¬ lega na przeprowadzeniu pomiarów mocy i warto¬ sci skutecznej sygnalu analogowego, przetworzone¬ go z sygnalu cyfrowego za pomoca detektora z ukladem rekonstrucji tego sygnalu. I tak, znany jest z katalogu firmy Telect-TA-Airtronixprzyrzad PCM Terminal Test Set typu TE 80, w którym sygnal wejsciowy z kodu liniowego HDB3 jest przetworzony w transkoderze odbiorczym na kod binarny. Wyjsciowy sygnal binarny jest skierowa¬ ny do ukladu fazowania ramki i wydzielania po¬ zadanej szczeliny czasowej, a nastepnie, po ekspan¬ sji cyfrowej w ekspandorze i odpowiedniej regu¬ lacji poziomu sygnalu cyfrowego w tlumiku cy¬ frowym, wprowadza sie go na wejscie przetworni¬ ka cyfrowo-analogowego. Wyjsciowy sygnal analo¬ gowy z przetwornika przepuszcza sie przez filtr górnoprzepustowy, wzmacnia, filtruje sie, a na¬ stepnie wprowadza sie na uklad calkujacy, w któ¬ rym wyznacza sie wartosc skuteczna tego sygnalu. 10 15 20 25 30 Wyjscie ukladu calkujacego jest polaczone z prze¬ twornikiem analogowo-cyfrowym z wyswietlaczem optycznym, który przedstawia wynik pomiaru w po¬ staci cyfrowej.Cyfrowo-analogowe metody badania kanalów cy¬ frowych sa klopotliwe w realizacji, gdyz stosowane uklady wprowadzaja znieksztalcenia, e operujac na wielkosciach analogowych sa bardziej zawodne od ukladów cyfrowych. Poniewaz sa one podatne na zmiany napiec zasilajacych, warunki klimaty¬ czne itp., dlatego tez musza byc cechowane przed rozpoczeciem pomiaru.Istota wynalazku. Istota sposobu wedlug wyna¬ lazku polega na tym, ze moc i wartosc srednia sygnalu przesylanego jest wyznaczana metodami numerycznymi na podstawie analizy sygnalu przed¬ stawionego w kodzie cyfrowym PCM bez jego de¬ kodowania. Okreslenie mocy sygnalu w kodzie cy¬ frowym dokonuje sie przez obliczenie sredniej arytmetycznej kwadratów wartosci kolejnych pró¬ bek ai wyrazonych w postaci slów kodowych. W celu uzyskania duzej dokladnosci pomiaru, liczba n zliczonych próbek pomiaru powinna byc taka, aby czas usredniania byl wielokrotnie wiekszy od okresu sygnalu reprezentowanego przez próbki.Moc a2 mierzonego sygnalu mozna okreslic z za¬ leznosci. al=-Sa,2 130 995130 995 gdzie dzialanie a^=ai • ai, sumowanie i dzielenie przez n sa wykonywane numerycznie.W niektórych przypadkach w czasie procesu próbkowania i kodowania wartosc próbki sygnalu ulega zmianie na skutek pojawienia sie skladowej stalej, której wielkosc powinna byc mala i kon¬ trolowana. Mozna ja wyznaczyc jako srednia aryt¬ metyczna z wartosci próbek bi ze skladowa stala zliczana z n kolejnych próbek: — \ n b=-Zbi W przypadku wystepowania skladowej stalej b =jf= 0, obliczana moc a2 jest obarczona bledem, po¬ niewaz próbki bj(=ai+b zawieraja skladowa b nie nalezaca do próbek ai wlasciwego sygnalu mie¬ rzonego. W tym przypadku moc ai2 mierzonego sygnalu mozna wyznaczyc na podstawie zaleznosci: - t b,2 =- X (a, + b)2 =- I [a2 + 2a^+ (b)2l = n ,-=i n ,=i n , =11_ J =-Xa2+-b ia|- + (b)2 n ,=! n ;=i Poniewaz skladniki próbek ai nie zawieraja skla¬ dowej stalej stad: Ia,s0 a uwzgledniajac ze: 1 1 Iaf =a2 i -£b2 = (b)2 n ,=! n ,= i otrzymamy: ^¦ = b*-(b)2 Tworzenie sumy kwadratów wartosci próbek oraz sumy wartosci próbek odbywa sie w czasie pomiedzy kolejno odbieranymi próbkami. Po za¬ konczeniu sumowania i dokonaniu podzialu przez liczbe próbek uzyskuje sie srednia arytmetyczna kwadratów wartosci próbek oraz kwadrat sredniej arytmetycznej wartosci próbek. Wykonujac proces odejmowania od siebie wyznaczonych poprzednio wartosci b2 i (b)2 otrzymujemy wartosc mocy sy¬ gnalu w kanale cyfrowym.Kwadraty wartosci próbek uzyskuje sie przez mnozenie tych liczb po ekspansji przez siebie. Po¬ niewaz jednak wyznaczanie ijoczynów . wieloele- mentowych liczb binarnych jest klopotliwe i wy¬ maga zastosowania mikroprocesorów o duzej szyb¬ kosci pracy, korzystne jest wykorzystanie do tego celu pamieci stalej zawierajacej kwadraty warto¬ sci wszystkich 128 próbek. Wpisane do pamieci kwadraty wartosci sa wyznaczone dla próbek po ekspansji, a ich odczyt odbywa sie na podstawie adresu zawartego w sygnale cyfrowym przed eks¬ pansja.Istota ukladu wedlug wynalazku polega na tym, ze uklad do wyznaczania parametrów próbek sy¬ gnalu cyfrowego posiada trzy wejscia dla bitów okreslajacych badana próbke. Kazde z tych wejsc jest polaczone z jednym z wyjsc pamieci wartosci próbki poddanej kompresji.' Pierwsze z nich sta¬ nowi czterobitowe wejscie dla bitów okreslaja¬ cych wartosc próbki w segmencie charakterystyki kompresji, drugie jest trzybitowym wejsciem dla bitów okreslajacych numer segmentu charaktery- 5 styki kompresji, a trzecie jest jednobitowym wej¬ sciem dla bitów okreslajacych znak próbki.Ponadto uklad zawiera dodatkowe wejscie im¬ pulsów zegarowych okreslajacych pozycje bitów w slowie kodowym, które jest sterowane z ukladu 10 fazowania ramki i wydzielania kanalu cyfrowego, a kazdy z podzespolów funkcjonalnych ukladu do wyznaczania parametrów próbek jest sterowany z ukladu sterujacego. Wyznaczanie kwadratów war¬ tosci próbek odbywa sie przez mnozenie liczb bi- ^ narnych, reprezentujacych te wartosci, przez sie¬ bie.Trzy wejscia dla bitów okreslajacych badana próbke oraz dodatkowe wejscie impulsów zegaro¬ wych steruja ekspanderem cyfrowym, który po- 20 przez zespól filtrów cyfrowych jest polaczony z ukladem do obliczania sredniej arytmetycznej war¬ tosci próbek. W ukladzie tym wartosci kolejnych próbek sa sumowane, a po n próbkach jest wyzna¬ czana ich wartosc srednia, która nastepnie jest 25 przekazywana na jedno z wejsc sumatora algebra¬ icznego.Wyjscie zespolu filtru steruje równiez ukladem do obliczania kwadratów wartosci próbek, w któ¬ rym nastepuje mnozenie i-tej próbki bi przez sie- 30 bie. Kolejne sekwencje binarne kwadratów pró¬ bek bi2 sa przekazywane na wejscie ukladu do obliczania sredniej arytmetycznej kwadratów war¬ tosci próbek. W ukladzie tym kolejne wartosci sa sumowane, wyznacza sie ich srednia arytmetyczna, 35 która jest nastepnie przekazywana na drugie wej¬ scie sumatora algebraicznego.Odmiana ukladu do wyznaczania parametrów próbek sygnalu cyfrowego posiada pamiec kwa¬ dratów wartosci próbek, zawierajaca 128 wartosci 40 binarnych kwadratów dla 128 róznych co do war¬ tosci bezwzglednych próbek sygnalu z kompresja.Pamiec *ta ma dwa wejscia: pierwsze czterobitowe dla bitów okreslajacych wartosci próbki w segmen¬ cie oraz drugie, trzybitowe dla bitów okreslajacych 45 numer segmentu charakterystyki kompresji.Odczyt z pamieci kwadratów wartosci próbek jest dokonywany na podstawie elementów xi, x2,~ x3, x4 oraz Ai, Aa, A3 sygnalu cyfrowego przesyla¬ nych z pamieci wartosci próbki poddanej kom- 50 presji. Odczytane kwadraty wartosci sa przekazy¬ wane do ukladu obliczania sredniej arytmetycznej kwadratów wartosci próbek, a uzyskany wynik jest wprowadzony do jednego z wejsc sumatora algebraicznego. 55 Obliczanie sredniej arytmetycznej wartosci pró¬ bek sygnalu cyfrowego odbywa sie w ukladzie za¬ wierajacym ekspander cyfrowy o trzech wejsciach, z których kazde jest przeznaczone dla jednej z trzech grup elementów sygnalu cyfrowego. Wyjscie 90 ekspandera steruje ukladem do obliczania sredniej arytmetycznej wartosci próbek, a uzyskany w nim wynik jest przekazywany do drugiego wejscia su¬ matora algebraicznego.Ekspander cyfrowy zawiera dodatkowe wejscie 85 dla impulsów zegarowych okreslajacych pozycje130 995 5 6 bitu w slowie kodowym, a uklad do obliczania sredniej arytmetycznej wartosci próbek posiada wejscie polaczone z ukladem, który steruje cyklem obliczeniowym.Inna odmiana ukladu do wyznaczania parame¬ trów próbek sygnalu cyfrowego posiada dwie pa¬ mieci o trzech wejsciach, z których kazda zawiera 16 liczb binarnych. Elementy xi, x&, x$, x4 sygnalu cyfrowego okreslajace wartosc próbki w segmen¬ cie sa wprowadzane do pierwszych wejsc tych pamieci, a elementy Ai, Ab, A3 sygnalu cyfrowego okreslajace numer segmentu charakterystyki kom¬ presji sa skierowane do wejscia detektora pierw¬ szego segmentu charakterystyki kompresji. Detek¬ tor ten steruje drugimi wejsciami pamieci oraz, poprzez uk^ad okreslajacy miejsce binarne licz¬ by — trzecimi wejsciami pamieci.Zbiór liczb binarnych pamieci drugiej wykorzy¬ stuje sie do odczytu kwadratów wartosci próbek pierwszego segmentu. Pamiec pierwsza zawiera liczby binarne odpowiadajace kwadratom wartosci próbek drugiego segmentu charakterystyki kom¬ presji. Na ich podstawie mozna wyznaczyc kwa¬ draty wartosci próbek o tej samej sekwencji xi x2 x3 x4 wystepujacych w pozostalych segmentach, róznia sie bowiem one tylko miejscem binarnym.Miejsce binarne okresla sie na podstawie ele¬ mentów Ai, A2, A3 wiedzac, ze przejscie z wartosci binarnej kwadratu wartosci próbki w segmencie drugim do segmentu r-tego, dla okreslonej se¬ kwencji xi x2 x3 x4 wymaga .przesuniecia w niej przecinka binarnego o 2 zeli detektor^ pierwszego segmentu, charakterystyki kompresji, do wejscia którego sa doprowadzone elementy Ai, A2, A3 sygnalu cyfrowego, stwierdzi wystepowanie próbki z segmentu pierwszego, wów¬ czas odczyt kwadratu wartosci tej próbki nastapi z pamieci drugiej na podstawie elementów xi, x2, x3, x4. Jezeli natomiast detektor stwierdzi, ze próbka ta nie wystepuje w pierwszym segmencie, wówczas odczyt jest dokonany z pamieci pierwszej, a na pod¬ stawie elementów Ai, Aa, A3 ustala sie wlasciwe miejsce przecinka binarnego odczytywanej war¬ tosci.Wyznaczone w ten sposób kwadraty wartosci próbek sa wprowadzone do ukladu obliczania sred¬ niej arytmetycznej kwadratów próbek, a uzyskany wynik jest przekazany do jednego z wejsc suma¬ tora algebraicznego.Inna odmiana ukladu do wyznaczania parame¬ trów próbek sygnalu cyfrowego zawiera pamiec o pojemnosci 16 liczb binarnych, odpowiadajacych kwadratom wartosci próbek drugiego segmentu charakterystyki kompresji. Do jednego wejscia tej pamieci sa wprowadzane elementy xi, x2, x*, x4 sygnalu cyfrowego, drugie wejscie jest polaczone z wyjsciem-ukladu okreslajacego miejsce binarne odczytywanej liczby. Pamiec poprzez uklad prze¬ liczajacy steruje ukladem do obliczania sredniej arytmetycznej kwadratu wartosci próbek.Uklad przeliczajacy ma dwa dodatkowe wejscia: jedno polaczone jest z wyjsciem detektora pierw¬ szego segmentu charakterystyki kompresji, dru¬ gie — z ukladem sterujacym cyklem obliczenio¬ wym. Elementy Ai, A», A3 sygnalu cyfrowego sa doprowadzane na wejscie detektora pierwszego segmentu, który steruje jednym z wejsc ukladu okreslajacego miejsce binarne odczytywanej licz¬ by. Drugie wejscie detektora jest sterowane ele¬ mentami Ai, A», A3 sygnalu cyfrowego, a trzecie wejscie — impulsami zegarowymi okreslajacymi pozycje elementu w slowie kodowym.Wyznaczanie kwadratów wartosci próbek wszy¬ stkich segmentów charakterystyki kompresji, z wy¬ jatkiem segmentu pierwszego, odbywa sie w spo¬ sób analogiczny jak w odmianie ukladu zawiera¬ jacego dwie pamieci. Dla okreslenia kwadratu war¬ tosci próbek pierwszego segmentu z pamieci od¬ czytuje sie kwadrat wartosci próbki w segmencie drugim i przekazuje sie ja do ukladu przeliczaja¬ cego, który od tej wartosci odejmuje liczbe binar¬ na odpowiadajaca liczbie 322 oraz podwojony ilo¬ czyn liczby 32 z liczba Xi x& x^ x4 1.Zaleta wynalazku jest eliminowanie czynnosci dekodowania sygnalu oraz pomiarów sygnalu ana¬ logowego. Detektor oraz uklad do pomiaru mocy wprowadzaja znieksztalcenia, a operujac na wiel¬ kosciach analogowych sa bardziej zawodne od ukladów cyfrowych. Zastosowanie pamieci z kwa¬ dratami wartosci próbek sygnalu pozwala na wie¬ lokrotne zmniejszenie szybkosci pracy ukladu aryt¬ metycznego i dzieki' temu umozliwia stosowanie mikroprocesorów.Objasnienie figur rysunku. Wynalazek jest blizej- objasniony w przykladzie wykonania przedstawio¬ nym na rysunku* na którym figura 1 przedstawia schemat blokowy urzadzenia, figury 2, 3, 4 i 5 — rózne warianty ukladu do wyznaczania parame¬ trów próbek sygnalu cyfrowego, a figura 6 — sche¬ mat ideowy ukladu do wyznaczania mocy i war^ tosci sygnalu w systemie PCM-30.Przyklad wykonania. W ukladzie przedstawionym na figurze 1 wejsciowy cyfrowy sygnal zbiorczy PCM w kodzie liniowym jest wprowadzony do transkódera odbiorczego TO, w którym podlega przekodowaniu, na zbiorczy sygnal binarny. Rów¬ noczesnie z sygnalu tego wytworzony jest sygnal zegarowy o czestotliwosci 2048 kHz, którys wraz z sygnalem binarnym wprowadza sie do ukladu fazowania ramki FR i wydzielania kanalu cyfro¬ wego. Uklad ten generuje ciag • impulsów zegara kanalowego, przy czym polozenie impulsów jest regulowane, co pozwala na wybranie pozadanej szczeliny czasowej, w której wystepuja sekwencje kodowe próbek. Uklad fazowania ramki FR i wy¬ dzielania kanalu cyfrowego podaje równiez sygna¬ ly zegarowe do ukladu sterujacego US, który nad¬ zoruje blokami funkcjonalnymi ukladu w czasie cyklu pomiarowego.Za pomoca impulsów zegara kanalowego wpro¬ wadza sie kolejne sekwencje kodowe badanych próbek po zanegowaniu parzystych bitów w ukla¬ dzie negacji NB bitu parzystego do pamieci PO wartosci próbki poddanej kompresji. Z pamieci PO wychodza zapamietane na okres próbkowania }25 |is nastepujace elementy binarne: jeden bit S okreslajacy znak próbki, trzy bity Ai, A», A3 okres¬ lajace segment, w którym znajduje sie próbka oraz cztery bity xx, x», x$, x4 okreslajace wartosc próbki w segmencie. 10 15 20 25 30 35 40 45 60 55 00130 99fr 7 8 Te trzy grupy elementów X, A, S sa wprowa¬ dzane na wejscia ukladu WP do wyznaczania pa¬ rametrów próbek, do którego dodatkowo jest wpro¬ wadzony z wyjscia ukladu fazowania ramki FR sygnal zegarowy oraz z wyjsc ukladu sterujacego US impulsy sterujace Si ... Sk cyklem obliczenio¬ wym poszczególnych bloków funkcjonalnych tego ukladu.Uklad WP do wyznaczania parametrów próbek na swym wielobitowym wyjsciu Wi przekazuje informacje o sredniej arytmetycznej b2 z kwadra¬ tów N wartosci próbek oraz na wielobitowym wyj¬ sciu W2 — informacje o sredniej arytmetycznej b z N wartosci próbek. Informacje te sa wprowa¬ dzane na wejscie sumatora algebraicznego PR wy¬ znaczajacego kwadrat wartosci sredniej arytmetycz¬ nej (b)2 z N wartosci próbek oraz róznice ba—(b)2, która to róznica wraz z wartoscia sredniej arytme¬ tycznej b w cyfrowym przeliczniku logarytmicz¬ nym PL jest wyrazona w mierze logarytmicznej i wyswietlana w cyfrowym wyswietlaczu optycz¬ nym WO.Figura 2 przedstawia wariant realizacji ukladu WP do wyznaczania parametrów próbek sygnalu, w którym kwadraty liczb binarnych reprezentuja¬ cych wartosci próbek, wyznacza sie przez mnozenie tych liczb po ekspansji przez siebie.Na trzy wejscia ukladu ekspandera cyfrowego EX wprowadza sie odpowiednio trzy grupy ele¬ mentów binarnych X, A, S. Po przeprowadzeniu ekspansji wartosci próbek, sygnal z ekspandera EX wprowadza sie do zespolu filtrów ZF, które, zaleznie od rodzaju pomiaru, w sposób cyfrowy filtruja odbierany sygnal. W ukladzie PK do obli¬ czania kwadratów wartosci próbek nastepuje mno^ zenie liczb binarnych przez siebie, a nastepnie ko¬ lejne sekwencje binarne kwadratów próbek sa su¬ mowane, a wynik po zakonczeniu procesu zliczania, jest usredniany w ukladzie PSK do obliczania sredniej arytmetycznej kwadratów wartosci próbek.Wyjscie zespolu filtrów ZF jest polaczone po¬ nadto z wejsciem ukladu PS do obliczenia sred¬ niej arytmetycznej wartosci próbek,,*gdzie kolejne wartosci próbek sa sumowane, a nastepnie wynik jest podzielony przez liczbe próbek N.Figura 3 przedstawia schemat blokowy ukladu WP do wyznaczania parametrów próbek, w któ¬ rym wartosci kwadratów próbek sa okreslane przez odczyt tych wartosci z jednej pamieci PP o duzej pojemnosci. Zawiera ona binarne wartosci kwadratów dla 128 róznych co do wartosci bez¬ wzglednej próbek po ekspansji, gdyz tyle róznej wartosci próbek wystepuje w sygnale z kompresja w systemie PCM-30. Odczyt z pamieci PP jest dokonywany na podstawie elementów Ai, A2, A3 i xi, xB, xa, x4 przesylanych z pamieci PO. Odczy¬ tane wartosci kwadratów próbek sa sumowane, a nastepnie usredniane w ukladzie PSK do obli¬ czania sredniej arytmetycznej kwadratów wartosci próbek. Srednia arytmetyczna z wartosci próbek uzyskuje sie przez wprowadzenie trzech grup ele¬ mentów binarnych X, A, S na wejscie ekspandera EX i po przeprowadzeniu ekspansji próbek, zlicza¬ niu wartosci, a nastepnie usrednieniu wyniku w ukladzie PS do obliczania sredniej arytmetycznej wartosci próbek.Figura 4 przedstawia schemat blokowy ukladu WP do wyznaczania parametrów próbek, w któ¬ rym wartosci kwadratów sa okreslane za pomoca wartosci zapisanych w dwóch pamieciach PI i P2 o pojemnosci 16 liczb binarnych kazda. Pamiec P2 zawiera wartosci kwadratów dla najmniejszych próbek wystepujacych w segmencie pierwszym, natomiast pamiec PI — wartosci kwadratów pró¬ bek drugiego segmentu. Kwadraty wartosci binar¬ nych pozostalych segmentów wyznacza sie korzy¬ stajac z pamieci PI, poniewaz dla tej samej se¬ kwencji xi xg x3 x4 pozostalych segmentów odpo¬ wiadajace liczby binarne róznia sie jedynie miej¬ scem binarnym. Miejsce to okresla sie na podsta¬ wie znajomosci elementów Ai, A2, A3, wiedzac, ze przejscie z wartosci binarnej kwadratu w segmen¬ cie drugim do segmentu r-tego wymaga przesunie¬ cia w niej przecinka binarnego o 2(r—1) miejsc, w prawo.Grupa bitów xi, x&, x3, x4 wprowadzona jest do pamieci PI i P2, natomiast grupa bitów Ai, A2, A3 — do detektora segmentu pierwszego DS oraz do ukladu MB okreslajacego miejsce binarne od¬ czytanego kwadratu liczby. Jezeli detektor pierw¬ szego segmentu DS stwierdzi wystapienie próbki z pierwszego segmentu, wówczas odczyt wartosci kwadratu, na podstawie bitów xi, x2, x3, x4 doko¬ nywany jest z pamieci P2. Jezeli natomiast de¬ tektor pierwszego segmentu DS stwierdzi, ze prób¬ ka nie wystepuje w pierwszym segmencie wów¬ czas dokonuje sie odczytu z pamieci PI, a na pod¬ stawie elementów binarnych Ai, A2, A3, uklad MB okresla wlasciwe miejsce przecinka binarnego od¬ czytanej wartosci.Okreslone w ten sposób kwadraty wartosci pró¬ bek sa wprowadzane do ukladu PSK do obliczania sredniej arytmetycznej kwadratów wartosci pró¬ bek, gdzie sa sumowane a nastepnie usredniane, dajac na .wyjsciu wartosc b2.Srednia arytmetyczna z wartosci próbek uzys¬ kuje sie w identyczny sposób jak w wariancie przedstawionym na fig. 3, wykorzystujac ekspan- der cyfrowy EX oraz uklad PS do obliczania sred¬ niej arytmetycznej wartosci próbek.Figura 5 przedstawia schemat blokowy ukladu WP do wyznaczania parametrów próbek, w którym wartosci kwadratów próbek sa wyznaczane za po¬ moca jednej pamieci PI zawierajacej wartosci kwadratów próbek segmentu drugiego. Wyznacza¬ nie kwadratów próbek pozostalych segmentów z wyjatkiem segmentu pierwszego odbywa sie we¬ dlug tej samej zasady jaka stosowana jest w wa¬ riancie przedstawionym na fig. 4. Dla okreslenia wartosci kwadratu próbek wystepujacych w se¬ gmencie pierwszym, odczytuje sie wartosc kwadra¬ tu dla segmentu drugiego i odejmuje sie od tej wartosci liczbe binarna odpowiadajaca wartosci 322 oraz podwojony iloczyn liczby 32 z liczba xi xB x3 x4 1, co w ukladzie sprowadza sie do odjecia w ukladzie przeliczajacym UP od wartosci odczytanej 10 15 20 25 30 35 40 45 50 55 600 dla segmentu drugiego liczby 322 oraz liczby xi x2 x3 x4 1 000 000.Figura 6 przedstawia schemat ideowy ukladu do wyznaczania mocy i wartosci sredniej sygnalu transmitowanego w systemie PCM-30. Uklad ten jest wlaczony bezposrednio do sygnalu zbiorczego PCM w kodzie liniowym za dekoderem kodu linio¬ wego HDB-3. Za pomoca ukladu FR fazowania ramki wybiera sie sygnal z badanego kanalu przez wyznaczenie impulsu Ik kanalowej szczeliny cza¬ sowej. Pozwala on w kolejnych ramkach.na wy¬ dzielanie próbek sygnalu zakodowanego zgodnie z zasada kompresji A z sygnalu zbiorczego PCM przesylanego przez bramke Bi i wprowadzanie go za pomoca bramki BE do rejestru przesuwnego Rl.W ten sposób w rejestrze zostaja zapisane na okres trwania ramki elementy kodu z kompresja, a mianowicie element S, elementy Ai, A2, A3 okre¬ slajace numer segmentu oraz elementy xi, X2, X3, x4 okreslajace wartosc próbki w segmencie. W czasie trwania kazdej ramki sygnalu uklad sterujacy US wyznacza trzy okresy, w których przeprowadza sie poszczególne operacje arytmetyczne. Jeden okres okreslony jest przez impuls Ii, podczas któ¬ rego wyznacza sie i tworzy sie sume biezaca, któ¬ ra uwzglednia wartosc wyznaczona bt2. Drugi okres okreslony jest przez impuls I&, podczas którego wyznacza sie i tworzy sie sume biezaca wartosci bi.Czas pomiaru, czyli czas sumowania i usredniania wartosci bi2 i bi dla n próbek jest wyznaczony przez impuls Ip, który trwa przez n ramek.W ukladzie zastosowano dwie stale pamieci typu ROM PI i P2. W pamieci PI zapisane sa kwadraty 16 wartosci 1 xi"x2 x3 x4 1 dla segmentu drugiego, a w pamieci drugiej —kwadraty J.6 wartosci xi x2 x3 x4 1 dla segmentu pierwszego. Uklad zawiera równiez dwa rejestry przesuwne R2 i R3 stano¬ wiace pamieci operacyjne. Rejestr R2 sluzy do gromadzenia kolejnych sum dla wartosci bi2, zas R3 — dla wartosci bi. Wybór pamieci R2 lub R3 jest dokonywany przez impulsy Ii i Ib odpowiednio za pomoca bramek Bi8, Bi9 i B20, B21 w zaleznosci od tego czy sumowane sa wartosci bi2 czy tez bi.W czasie trwania impulsu Ii wartosci bi2 sa wy¬ czytywane poprzez bramki Bib, Bi3 i Bi4 z odpo¬ wiedniej pamieci PI lub P2 zaleznie od numeru segmentu, w którym próbka sie znajduje. Dla segmentu pierwszego detektor segmentu pierwszego DS impulsem w wybiera pamiec P2 a wylacza PI.Elementy xi, x2, x3, x4 z rejestru Rl wyznaczaja odpowiednie slowo kodowe z pamieci P2 i jest ono szeregowo wyczytywane za pomoca zdeszyfrowa- nych elementów Ci, C2, C3, C4 utworzonych w licz¬ niku LI. Licznik ten jest sterowany impulsami ze¬ garowymi Zi o czestotliwosci 2048 kHz przez bram¬ ke B7 otwierana, przechodzacym przez bramke B6, impulsem w.Sekwencja z odczytywanej pamieci podawana jest szeregowo przez bramki B^, Bi3 i BJ4 do su¬ matora SU razem z istniejaca juz suma biezaca z poprzedniego okresu pomiarowego, wyczytana z rejestru R2 za pomoca impulsów zegarowych Zi przechodzacych przez bramke Bis. 2 chwila pojawienia sie impulsu Ii wyczytywane sa kolejne elementy binarne z pamieci P2 i re- 0 995 10 jestru R2. Wyniki sumy kolejnych elementów z pa¬ mieci P2 i rejestru R2 sa wpisywane przez bramke Bi9 ponownie do rejestru R2 i przesuwaja sie w nim az do czasu zakonczenia impulsu Ii. Czas 5 trwania impulsu Ii jest tak dobrany, aby po za¬ konczeniu sumowania informacja wpisywana do rejestru R2 przesunela sie az do konca rejestru.Dla segmentów róznych od pierwszego, pamiec P2 jest wylaczona, a impuls w wlacza pamiec PI. 10 Elementy xi, X2, x3, X4 wyznaczaja odpowiednie slowo kodowe bi2 i jest ono szeregowo wyczyty¬ wane, a moment, w którym sie ono rozpoczyna zalezy od numeru segmentu. W tym celu moment wlaczenia licznika LI jest sterowany za posredni- 15 ctwem przerzutnilka PK typu RS i bramek B5, Be i B7 i licznika rewersyjnego L2. Licznik L2 odlicza liczbe adresów, impulsami zegarowymi Z2 o cze¬ stotliwosci 1024 kHz podawanymi przez bramki B8 i B10, zalezna od kodu elementów Ai, A2, A3 repre- 20 zentujacych numer segmentu. Dla segmentu dru¬ giego praca licznika LI rozpoczyna sie natychmiast i odczyt elementów kodu nie jest opózniony. Dla segmentu trzeciego kod wyczytany z pamieci PI musi byc-opózniony w czasie sumowania w sto- 25 sunku do sygnalu wyczytywanego z rejestru R2 o dwa impulsy zegarowe 2048 kHz, bowiem kwa¬ draty wartosci próbek z tego segmentu sa cztero¬ krotnie wieksze od wartosci próbek z segmentu drugiego. Licznik L2, sterowany elementami Ai, A2, 30 A3 wyznaczajacymi segment trzeci, zapewnia opóz¬ nienie sygnalu na wyjsciu pamieci/PI o jeden im¬ puls zegarowy o czestotliwosci 1024 kHz. Podobnie licznik ... L2 wprowadzi wymagane opóznienie od¬ czytu z pamieci PI dla innych segmentów o nume- 35 rze p o 2(p—2) adresów zegara 2048 kHz.W czasie I2 wykonuje sie sumowanie wartosci próbek po ekspansji bi. Ich odtworzenie zachodzi w selektorze Si, do którego sa doprowadzone ele¬ menty xi, xB, x3, x4, z których tworzy sie sekwen- 40 cja 1- xi xb k» x* 1. Elementy te sa wyczytywane szeregowo przez bramki Bi5 i Bw za pomoca de- szyfratora sygnalów Ci C2 C3 C4 przesylanych z licznika LI.Wyczytywanie elementów dla pierwszego i dru- 45 giego segmentu charakterystyki kompresji odbywa sie bez opóznienia, przy czym dla pierwszego se¬ gmentu nie odczytuje sie pierwszego elementu o wartosci 1, poprzedzajacego element xi gdy impuls w=L 50 Dla pozostalych segmentów o numerach p2 wprowadzane jest opóznienie odczytu wspomnianej sekwencji o (p—2) okresów zegara 2048 kHz. Opóz¬ nienie jest uzyskane za pomoca licznika rewersyj¬ nego L2 podobnie jak przy sumowaniu wartosci bi2, 55 przy czym licznik sterowany jest obecnie impulsa¬ mi z zegara 2048 kHz przesylanymi bramkami B9 i B10.Odczytana w odpowiednim czasie sekwencja 1 xi x2 xa x4 1 z selektora Si stanowi jeden skladnik 60 sumy i jest przekazywana do sumatora SU przez bramki Bi5 i BM razem z elementem znaku wpro¬ wadzonym przez bramke Bga. Z chwila pojawienia sie na wejsciu bramki Ba impulsu h sekwencja zapisana w rejestrze R3 jako drugi skladnik sumy 65 jest przekazana do sumatora SU przez bramki R&11 130 995 12 i Rie a jej znak jest przesylany przez bramke Bj4.Wynik sumowania jest wprowadzony do rejestru R3 a nowy znak sumy jest zapamietany w pamieci znaku PZ.Po zakonczeniu procesu sumowania dla wszyst¬ kich n próbek zanika impuls Ip okreslajacy okres usredniania. Suma kwadratów wartosci próbek jest zapisana w rejestrze Ra a suma wartosci próbek w rejestrze R* Liczba n próbek jest tak dobrana, ze lge n jest liczba calkowita r. W tej sytuacji operacja dzielenia liczb" binarnych zapisanych w rejestrach Rj i R3 polega na odczycie tych liczb z rejestru z pominieciem r ostatnich bitów. s Do obliczenia koncowego wyniku a*=b2—(b)2 wykorzystuje sie arytmometr PR o malej szybkosci pracy, który oblicza wartosc (b)2 a nastepnie róznice b2—(b)2. Wynik jest sprowadzony do posta¬ ci logarytmicznej w przeliczniku logarytmicznym PR i wyswietlony w wyswietlaczu optycznym WO.Zastrzezenia patentowe 1. Sposób wyznaczania mocy i wartosci sredniej sygnalu przesylanego w systemach PCM polegaja¬ cy na tym, ze po wydzieleniu z przychodzacego cy¬ frowego sygnalu zbiorczego sygnalu zegarowego, sygnal zbiorczy przetwarza sie z kodu liniowego na kod binarny, przeprowadza sie operacje fazo¬ wania ramki tego sygnalu i wydziela sie kanalowa szczeline czasowa, w której wystepuja sekwencje kodowe próbek wartosci chwilowych sygnalu, po czym wpisuje sie te sekwencje do pamieci bufo¬ rowej, znamienny tym, ze po wpisaniu sekwencji do pamieci buforowej wyznacza sie kwadraty liczb binarnych reprezentujacych wartosci danych próbek i dla ustalonego przedzialu czasowego wyznacza sie srednie arytmetyczne wartosci z liczb binar-~ nych oraz srednie arytmetyczne wartosci z kwa¬ dratów liczb binarnych, a nastepnie wyznacza sie kwadrat wartosci sredniej arytmetycznej i róz¬ nice pomiedzy wartoscia srednia arytmetyczna kwadratów i kwadratu wartosci sredniej arytmety¬ cznej, która to róznica jest proporcjonalna do mo¬ cy sygnalu przesylanego, a otrzymane w kodzie binarnym wartosc sredniej arytmetycznej oraz war¬ tosc mocy sygnalu wyraza sie w znany sposób w kodzie dziesietnym w mierze logarytmicznej z uwzglednieniem wspólczynnika proporcjonalnosci. 2. Sposób wedlug zastrz. 1, znamienny tym, ze kwadraty liczb binarnych wyznacza sie przez mno¬ zenie tych liczb po ekspansji przez siebie. 3. Sposób wedlug zastrz. 1, znamienny tym, ze kwadraty liczb binarnych wyznacza sie przez od¬ czyt z pamieci kwadratów wartosci próbek po eks¬ pansji na podstawie adresu zawartego w sekwen¬ cji kodowej próbki sygnalu przed ekspansja. 4. Uklad do wyznaczania mocy i wartosci sred¬ niej sygnalu przesylanego w systemach PCM zawie¬ rajacy transkoder odbiorczy, uklad fazowania ram¬ ki i wydzielania kanalu cyfrowego, uklad negacji bitu parzystego, pamiec próbki z kompresja, . sur mator algebraiczny, cyfrowy przelicznik logaryt¬ miczny oraz cyfrowy wyswietlacz optyczny, ma~ mienny tym, ze posiada uklad (WP) do wyzna¬ czania parametrdw próbek sygnalu cyfrowego o trzech wejsciach (X, A, S), z których kazde jest po¬ laczone z jednym z wyjsc pamieci (PO) próbki z kompresja, przy czym jedno wejscie (X) jest czterobitowym wejsciem dla bitów okreslajacych 5 wartosc próbki w segmencie, drugie wejscie (A) stanowi trzybitowe wejscie dla bitów okreslajacych numer segmentu próbki, a trzecie wejscie (S) jest jodnobitowym wejsciem dla bitu okreslajacego znak próbki, a ponadto uklad (WP) zawiera jedno wej- 10 scie (Ze) impulsów zegarowych polaczone z jed¬ nym z wyjsc ukladu (FR) fazowania ramki i wydzie¬ lania kanalu cyfrowego, k wejsc (Si ... Sk) steruja¬ cych cyklem obliczeniowym, z których kazde jest polaczone z jednym z wyjsc ukladu (US) sterujace- 15 go oraz dwa wielobitowe wyjscia (Wi i Wi), z któ¬ rych pierwsze (Wi) dla bitów okreslajacych sred¬ nia arytmetyczna kwadratów wartosci próbek jest polaczone z jednym wejsciem sumatora (PR) alge¬ braicznego, a drugie wyjscie (W2) dla bitów okre- 20 slajacych srednia arytmetyczna z wartosci próbek jest polaczone z drugim wejsciem sumatora (PR) algebraicznego. 5. Uklad wedlug zastrz. 4, znamienny tym, ze wejscia (XAS) ukladu (WP) do wyznaczania pa- 25 rametrów próbek sygnalu cyfrowego steruja eks- pandecem (EX) cyfrowym, którego dodatkowe wie- loprzewodowe wejscie (Ze) impulsów zegarowych, okreslajacych pozycje bitów w slowie kodowym jest polaczone z jednym z wyjsc ukladu (FR) fazowa- 30 nia ramki i wydzielania kanalów cyfrowych, a wyjscie tego ekspandera (EX) poprzez zespól fil¬ trów (ZF) steruje wejsciem ukladu (PS) do obli¬ czania sredniej arytmetycznej wartosci próbek oraz wejsciem ukladu (PK) do obliczenia kwadratów 85 wartosci próbek i szeregowo z nim polaczonym ukla¬ dem (PSK) do obliczania sredniej arytmetycznej kwadratów wartosci próbek, przy czym wielobito¬ we wyjscie (Wi) ukladu (PSK) do obliczania war¬ tosci sredniej kwadratów wartosci próbek niesie 40 informacje o sredniej arytmetycznej kwadratów wartosci próbek, a wielobitowe wyjscie (W2) ukladu (PS) do obliczania sredniej arytmetycznej warto¬ sci próbek niesie informacje o sredniej arytmety¬ cznej z wartosci próbek, a ponadto uklad (PSK) 45 do obliczania sredniej arytmetycznej kwadratów wartosci próbek, uklad (PS) do obliczania sredniej arytmetycznej wartosci próbek, uklad (PK) do obli¬ czania kwadratów wartosci próbek oraz zespól (ZF) filtrów posiadaja po jednym z wejsc (Si ... S4) 50 sterujacych cyklem obliczeniowym, z których kaz¬ de jest polaczone odpowiednio z jednym z wyjsc ukladu (US) sterujacego 6. Uklad wedlug zastrz. 4, znamienny tym, ze uklad (WP) do wyznaczania parametrów próbek 55 sygnalu cyfrowego zawiera pamiec (PP) kwadratów wartosci próbek o dwóch wejsciach i jednym wyj¬ sciu, z których pierwsze stanowi czterobhowe wej¬ scie (X) dla bitów okreslajacych wartosc próbki w segmencie charakterystyki kompresji, a drugie 60 stanowi trzybitowe wejscie (A) dla bitów okreslaja¬ cych numer segmentu charakterystki kompresji, na¬ tomiast wyjscie pamieci(PP) steruje ukladem (PSK) do obliczania sredniej arytmetycznej kwadratów wartosci próbek, przy czym wyjscie (Wi) tego ukladu •5 (PSK) niesie informacje o sredniej arytmetycznej130 995 13 14 kwadratów wartosci próbek, a ponadto uklad (WP) do wyznaczania parametrów próbek sygnalu cyfro¬ wego zawiera czterowejsciowy ekspander (EX) cy¬ frowy, którego jedno wejscie jest czterobitowym wejsciem (X) dla bitów okreslajacych wartosc próbki w segmencie charakterystyki kompresji, drugie wejscie jest trzybitowym wejsciem (A) dla bitów okreslajacych numer segmentu charaktery¬ styki kompresji, trzecie wejscie jest jednobitowym wejsciem (S) dla bitu okreslajacego znak próbki/ a czwarte wejscie stanowi wieloprzewodowe wej¬ scie (Zo) impulsów zegarowych, okreslajacych po¬ zycje bitu w slowie kodowym, natomiast wyjscie ekspandera (EX) cyfrowego steruje wejsciem ukla¬ du (PS) do obliczania sredniej arytmetycznej war¬ tosci próbek, a wyjscie (W2) tego ukladu (PS) nie¬ sie informacje o sredniej arytmetycznej z wartosci próbek, przy czym uklad)(PSK) do obliczania sred¬ niej arytmetycznej kwadratów wartosci próbek oraz uklad (PS) do obliczania sredniej arytmetycz¬ nej wartosci próbek posiadaja po jednym z wejsc (Si, Sj), z których kazde jest polaczone odpowied¬ nio z jednym z wyjsc ukladu (US) sterujacego. 7. Uklad wedlug zastrz. 4, znamienny tym, ze uklad (WP) do wyznaczania parametrów próbek sygnalu cyfrowego zawiera pamiec (PI) kwadra¬ tów wartosci próbek drugiego segmentu charakte¬ rystyki'kompresji i pamiec (P2) kwadratów war¬ tosci próbek pierwszego segmentu charakterystyki kompresji,. a kazda z tych pamieci posiada trzy wejscia i jedno wyjscie, przy czym pierwsze wej¬ scia sa czterobitowymi wejsciami (X) dla bitów okreslajacych wartosc próbki w segmencie, kazde z drugich wejsc jest polaczone z jednym z wyjsc detektora (DS) pierwszego segmentu charaktery¬ styki kompresji, którego trzybitowe wejscie (A) jest sterowane bitami okreslajacymi numer se¬ gmentu charakterystyki kompresji, a kazde z trze¬ cich wejsc tych pamieci (PI i P2) jest sterowane jednym z wyjsc ukladu (MB) okreslajacego miej¬ sce binarne odczytywanej liczby, przy czym wej¬ scie tego ukladu (MB) jest polaczone z wyjsciem detektora (DS) pierwszego segmentu charakterysty¬ ki kompresji, którego wejscie (A) stanowi trzybito- we wejscie dla bitów okreslajacych numer segmen¬ tu charakterystyki kompresji, natomiast kazde z wyjsc pamieci (PI, P2) steruje jednym wejsciem ukladu (PSK) do obliczania sredniej arytmetycznej wartosci próbek, a wejscie (Wl) tego ukladu (PSK) niesie informacje o sredniej arytmetycznej kwa¬ dratów wartosci próbek, a ponadto wejscia. (X, A, S) ukladu (WP) do ^wyznaczania parametrów pró¬ bek sygnalu cyfrowego steruja ekspanderem (EX) cyfrowym, którego dodatkowe, wieloprzewodowe wejscie (Zc) impulsów zegarowych, okreslajacych pozycje-bitu w slowie kodowym, jest polaczone z jednym z wyjsc ukladu (FR) fazowania ramki i wydzielenia kanalów cyfrowych, a wyjscie tego ekspandera (EX)- steruje wejsciem ukladu (PS) do obliczania sredniej arytmetycznej wartosci próbek, którego wyjscie (W*) niesie informacje o sredniej arytmetycznej z wartosci próbek, przy czym uklad (MB) okreslajacy miejsce binarne odczytywanej liczby, uklad (PS) do obliczania sredniej arytme¬ tycznej wartosci próbek oraz uklad (PSK) do obli- 5 czania sredniej arytmetycznej kwadratów wartosci próbek posiadaja po jednym z wejsc (S6, S2, S5) sterujacych cyklem obliczeniowym, z których kaz¬ de jest polaczone odpowiednio z jednym z wyjsc ukladu (US) sterujacego. w 8. Uklad wedlug zastrz. 4, znamienny tym, ze uklad (WP) do wyznaczania parametrów próbek sygnalu cyfrowego zawiera pamiec (PI) kwadra¬ tów wartosci próbelf drugiego segmentu charakte¬ rystyki kompresji o dwóch wejsciach i jednym !5 wyjsciu polaczonym z jednym wejsciem ukladu (UP) przeliczajacego, którego drugie wejscie jest* sterowane jednym z wyjsc ukladu (DS) detektora pierwszego segmentu charakterystyki kompresji, a wyjscie ukladu (UP) przeliczajacego steruje ukla- 20 dem (PSK) do obliczania sredniej arytmetycznej kwadratów wartosci próbek, którego wyjscie (Wi) niesie informacje o sredniej arytmetycznej; z war¬ tosci próbek, przy czym pierwsze wejscie pamieci (PI) kwadratów wartosci próbek stanowi cztero- 25 bitowe *wejscie (X) dla bitów okreslajacych war¬ tosc próbki w segmencie, a drugie wejscie tej pa¬ mieci (PI) jest polaczone z wyjsciem ukladu (MB) okreslajacego miejsce binarne odczytywanej liczby, przy czym uklad ten (MB) ma trzy wejscia, z któ- 30 rych jedno stanowi trzybitowe wejscie (A) dla bi¬ tów okreslajacych numer segmentu charakterysty¬ ki kompresji, drugie wejscie jest polaczone poprzez detektor (DS) pierwszego segmentu charakterystyki kompresji z trzybitowym wejsciem (A) dla bitów 35 okreslajacych numer segmentu charakterystyki kompresji, a trzecie — stanowi wieloprzewodowe wejscie (Zc) impulsów zegarowych okreslajacych pozycje bitu w slowie kodowym, a ponadto uklad (WP) do wyznaczania parametrów próbek sygnalu 40 cyfrowego zawiera czterowejsciowy ekspander (EX) cyfrowy, którego jedno wejscie jest czterobitowym wejsciem (X) dla bitów okreslajacych wartosc próbki w segmencie charakterystyki kompresji, drugie wejscie jest trzybitowym wejsciem (A) dla 45 bitów okreslajacych numer segmentu charaktery¬ styki kompresji, trzecie wejscie jest jednobitowym wejsciem (S) dla bitu okreslajacego znak próbki, a czwarte wejscie stanowi wieloprzewodowe wej¬ scie (Zc) impulsów zegarowych, okreslajacych po- 50 zycje bitu w slowie kodowym, natomiast wyjscie ekspandera (EX) steruje wejsciem ukladu. (PS) do obliczania sredniej arytmetycznej wartosci próbek, a wyjscie (Wa) tego ukladu (PS) niesie informacje o sredniej arytmetycznej z wartosci próbek, przy 55 czym uklad (PSK) do obliczania sredniej arytme¬ tycznej kwadratów wartosci próbek, uklad (PS) do obliczania sredniej arytmetycznej wartosci próbek oraz uklad (UP) przeliczajacy posiadaja po jednym z wejsc (Si, S*, S7), z których kazde jest polaczone 60 odpowiednio z jednym z wyjsc ukladu (US) steru- _ jacego.130 995 TO F.R NB PO U5 NP PR M uo i 1 \01. 1 A o-4» 5 o !» 5 1 l J f V .... — . _ PP NP i2 5, -4 P5 /^/r '""1 i . 1 u . 1 1 ' 1 ' N2 Fig. J Fig. 1 3ó S, 5, r i r n i a - -f Zf i i l NP I ^ 4 w _fc « ± P5K 1 t 1 * i ty ^ \ ^ /fy 2 5^ n P2 PI D5 tlB EX Zc 57 5z 5i j -44-4- NP Fig. k P5K Ni P5 -r» * L. —n (yp DS EX Md NP Fig. S P5K Ui P5' UZ -CZI | *l*zX5*k Ip h Fig. 6 Drukarnia Narodowa, Zaklad Nr 6, 128/87 Cena 130 zl' PL

Claims (8)

  1. Zastrzezenia patentowe 1. Sposób wyznaczania mocy i wartosci sredniej sygnalu przesylanego w systemach PCM polegaja¬ cy na tym, ze po wydzieleniu z przychodzacego cy¬ frowego sygnalu zbiorczego sygnalu zegarowego, sygnal zbiorczy przetwarza sie z kodu liniowego na kod binarny, przeprowadza sie operacje fazo¬ wania ramki tego sygnalu i wydziela sie kanalowa szczeline czasowa, w której wystepuja sekwencje kodowe próbek wartosci chwilowych sygnalu, po czym wpisuje sie te sekwencje do pamieci bufo¬ rowej, znamienny tym, ze po wpisaniu sekwencji do pamieci buforowej wyznacza sie kwadraty liczb binarnych reprezentujacych wartosci danych próbek i dla ustalonego przedzialu czasowego wyznacza sie srednie arytmetyczne wartosci z liczb binar-~ nych oraz srednie arytmetyczne wartosci z kwa¬ dratów liczb binarnych, a nastepnie wyznacza sie kwadrat wartosci sredniej arytmetycznej i róz¬ nice pomiedzy wartoscia srednia arytmetyczna kwadratów i kwadratu wartosci sredniej arytmety¬ cznej, która to róznica jest proporcjonalna do mo¬ cy sygnalu przesylanego, a otrzymane w kodzie binarnym wartosc sredniej arytmetycznej oraz war¬ tosc mocy sygnalu wyraza sie w znany sposób w kodzie dziesietnym w mierze logarytmicznej z uwzglednieniem wspólczynnika proporcjonalnosci.
  2. 2. Sposób wedlug zastrz. 1, znamienny tym, ze kwadraty liczb binarnych wyznacza sie przez mno¬ zenie tych liczb po ekspansji przez siebie.
  3. 3. Sposób wedlug zastrz. 1, znamienny tym, ze kwadraty liczb binarnych wyznacza sie przez od¬ czyt z pamieci kwadratów wartosci próbek po eks¬ pansji na podstawie adresu zawartego w sekwen¬ cji kodowej próbki sygnalu przed ekspansja.
  4. 4. Uklad do wyznaczania mocy i wartosci sred¬ niej sygnalu przesylanego w systemach PCM zawie¬ rajacy transkoder odbiorczy, uklad fazowania ram¬ ki i wydzielania kanalu cyfrowego, uklad negacji bitu parzystego, pamiec próbki z kompresja, . sur mator algebraiczny, cyfrowy przelicznik logaryt¬ miczny oraz cyfrowy wyswietlacz optyczny, ma~ mienny tym, ze posiada uklad (WP) do wyzna¬ czania parametrdw próbek sygnalu cyfrowego o trzech wejsciach (X, A, S), z których kazde jest po¬ laczone z jednym z wyjsc pamieci (PO) próbki z kompresja, przy czym jedno wejscie (X) jest czterobitowym wejsciem dla bitów okreslajacych 5 wartosc próbki w segmencie, drugie wejscie (A) stanowi trzybitowe wejscie dla bitów okreslajacych numer segmentu próbki, a trzecie wejscie (S) jest jodnobitowym wejsciem dla bitu okreslajacego znak próbki, a ponadto uklad (WP) zawiera jedno wej- 10 scie (Ze) impulsów zegarowych polaczone z jed¬ nym z wyjsc ukladu (FR) fazowania ramki i wydzie¬ lania kanalu cyfrowego, k wejsc (Si ... Sk) steruja¬ cych cyklem obliczeniowym, z których kazde jest polaczone z jednym z wyjsc ukladu (US) sterujace- 15 go oraz dwa wielobitowe wyjscia (Wi i Wi), z któ¬ rych pierwsze (Wi) dla bitów okreslajacych sred¬ nia arytmetyczna kwadratów wartosci próbek jest polaczone z jednym wejsciem sumatora (PR) alge¬ braicznego, a drugie wyjscie (W2) dla bitów okre- 20 slajacych srednia arytmetyczna z wartosci próbek jest polaczone z drugim wejsciem sumatora (PR) algebraicznego.
  5. 5. Uklad wedlug zastrz. 4, znamienny tym, ze wejscia (XAS) ukladu (WP) do wyznaczania pa- 25 rametrów próbek sygnalu cyfrowego steruja eks- pandecem (EX) cyfrowym, którego dodatkowe wie- loprzewodowe wejscie (Ze) impulsów zegarowych, okreslajacych pozycje bitów w slowie kodowym jest polaczone z jednym z wyjsc ukladu (FR) fazowa- 30 nia ramki i wydzielania kanalów cyfrowych, a wyjscie tego ekspandera (EX) poprzez zespól fil¬ trów (ZF) steruje wejsciem ukladu (PS) do obli¬ czania sredniej arytmetycznej wartosci próbek oraz wejsciem ukladu (PK) do obliczenia kwadratów 85 wartosci próbek i szeregowo z nim polaczonym ukla¬ dem (PSK) do obliczania sredniej arytmetycznej kwadratów wartosci próbek, przy czym wielobito¬ we wyjscie (Wi) ukladu (PSK) do obliczania war¬ tosci sredniej kwadratów wartosci próbek niesie 40 informacje o sredniej arytmetycznej kwadratów wartosci próbek, a wielobitowe wyjscie (W2) ukladu (PS) do obliczania sredniej arytmetycznej warto¬ sci próbek niesie informacje o sredniej arytmety¬ cznej z wartosci próbek, a ponadto uklad (PSK) 45 do obliczania sredniej arytmetycznej kwadratów wartosci próbek, uklad (PS) do obliczania sredniej arytmetycznej wartosci próbek, uklad (PK) do obli¬ czania kwadratów wartosci próbek oraz zespól (ZF) filtrów posiadaja po jednym z wejsc (Si ... S4) 50 sterujacych cyklem obliczeniowym, z których kaz¬ de jest polaczone odpowiednio z jednym z wyjsc ukladu (US) sterujacego
  6. 6. Uklad wedlug zastrz. 4, znamienny tym, ze uklad (WP) do wyznaczania parametrów próbek 55 sygnalu cyfrowego zawiera pamiec (PP) kwadratów wartosci próbek o dwóch wejsciach i jednym wyj¬ sciu, z których pierwsze stanowi czterobhowe wej¬ scie (X) dla bitów okreslajacych wartosc próbki w segmencie charakterystyki kompresji, a drugie 60 stanowi trzybitowe wejscie (A) dla bitów okreslaja¬ cych numer segmentu charakterystki kompresji, na¬ tomiast wyjscie pamieci(PP) steruje ukladem (PSK) do obliczania sredniej arytmetycznej kwadratów wartosci próbek, przy czym wyjscie (Wi) tego ukladu •5 (PSK) niesie informacje o sredniej arytmetycznej130 995 13 14 kwadratów wartosci próbek, a ponadto uklad (WP) do wyznaczania parametrów próbek sygnalu cyfro¬ wego zawiera czterowejsciowy ekspander (EX) cy¬ frowy, którego jedno wejscie jest czterobitowym wejsciem (X) dla bitów okreslajacych wartosc próbki w segmencie charakterystyki kompresji, drugie wejscie jest trzybitowym wejsciem (A) dla bitów okreslajacych numer segmentu charaktery¬ styki kompresji, trzecie wejscie jest jednobitowym wejsciem (S) dla bitu okreslajacego znak próbki/ a czwarte wejscie stanowi wieloprzewodowe wej¬ scie (Zo) impulsów zegarowych, okreslajacych po¬ zycje bitu w slowie kodowym, natomiast wyjscie ekspandera (EX) cyfrowego steruje wejsciem ukla¬ du (PS) do obliczania sredniej arytmetycznej war¬ tosci próbek, a wyjscie (W2) tego ukladu (PS) nie¬ sie informacje o sredniej arytmetycznej z wartosci próbek, przy czym uklad)(PSK) do obliczania sred¬ niej arytmetycznej kwadratów wartosci próbek oraz uklad (PS) do obliczania sredniej arytmetycz¬ nej wartosci próbek posiadaja po jednym z wejsc (Si, Sj), z których kazde jest polaczone odpowied¬ nio z jednym z wyjsc ukladu (US) sterujacego.
  7. 7. Uklad wedlug zastrz. 4, znamienny tym, ze uklad (WP) do wyznaczania parametrów próbek sygnalu cyfrowego zawiera pamiec (PI) kwadra¬ tów wartosci próbek drugiego segmentu charakte¬ rystyki'kompresji i pamiec (P2) kwadratów war¬ tosci próbek pierwszego segmentu charakterystyki kompresji,. a kazda z tych pamieci posiada trzy wejscia i jedno wyjscie, przy czym pierwsze wej¬ scia sa czterobitowymi wejsciami (X) dla bitów okreslajacych wartosc próbki w segmencie, kazde z drugich wejsc jest polaczone z jednym z wyjsc detektora (DS) pierwszego segmentu charaktery¬ styki kompresji, którego trzybitowe wejscie (A) jest sterowane bitami okreslajacymi numer se¬ gmentu charakterystyki kompresji, a kazde z trze¬ cich wejsc tych pamieci (PI i P2) jest sterowane jednym z wyjsc ukladu (MB) okreslajacego miej¬ sce binarne odczytywanej liczby, przy czym wej¬ scie tego ukladu (MB) jest polaczone z wyjsciem detektora (DS) pierwszego segmentu charakterysty¬ ki kompresji, którego wejscie (A) stanowi trzybito- we wejscie dla bitów okreslajacych numer segmen¬ tu charakterystyki kompresji, natomiast kazde z wyjsc pamieci (PI, P2) steruje jednym wejsciem ukladu (PSK) do obliczania sredniej arytmetycznej wartosci próbek, a wejscie (Wl) tego ukladu (PSK) niesie informacje o sredniej arytmetycznej kwa¬ dratów wartosci próbek, a ponadto wejscia. (X, A, S) ukladu (WP) do ^wyznaczania parametrów pró¬ bek sygnalu cyfrowego steruja ekspanderem (EX) cyfrowym, którego dodatkowe, wieloprzewodowe wejscie (Zc) impulsów zegarowych, okreslajacych pozycje-bitu w slowie kodowym, jest polaczone z jednym z wyjsc ukladu (FR) fazowania ramki i wydzielenia kanalów cyfrowych, a wyjscie tego ekspandera (EX)- steruje wejsciem ukladu (PS) do obliczania sredniej arytmetycznej wartosci próbek, którego wyjscie (W*) niesie informacje o sredniej arytmetycznej z wartosci próbek, przy czym uklad (MB) okreslajacy miejsce binarne odczytywanej liczby, uklad (PS) do obliczania sredniej arytme¬ tycznej wartosci próbek oraz uklad (PSK) do obli- 5 czania sredniej arytmetycznej kwadratów wartosci próbek posiadaja po jednym z wejsc (S6, S2, S5) sterujacych cyklem obliczeniowym, z których kaz¬ de jest polaczone odpowiednio z jednym z wyjsc ukladu (US) sterujacego. w
  8. 8. Uklad wedlug zastrz. 4, znamienny tym, ze uklad (WP) do wyznaczania parametrów próbek sygnalu cyfrowego zawiera pamiec (PI) kwadra¬ tów wartosci próbelf drugiego segmentu charakte¬ rystyki kompresji o dwóch wejsciach i jednym !5 wyjsciu polaczonym z jednym wejsciem ukladu (UP) przeliczajacego, którego drugie wejscie jest* sterowane jednym z wyjsc ukladu (DS) detektora pierwszego segmentu charakterystyki kompresji, a wyjscie ukladu (UP) przeliczajacego steruje ukla- 20 dem (PSK) do obliczania sredniej arytmetycznej kwadratów wartosci próbek, którego wyjscie (Wi) niesie informacje o sredniej arytmetycznej; z war¬ tosci próbek, przy czym pierwsze wejscie pamieci (PI) kwadratów wartosci próbek stanowi cztero- 25 bitowe *wejscie (X) dla bitów okreslajacych war¬ tosc próbki w segmencie, a drugie wejscie tej pa¬ mieci (PI) jest polaczone z wyjsciem ukladu (MB) okreslajacego miejsce binarne odczytywanej liczby, przy czym uklad ten (MB) ma trzy wejscia, z któ- 30 rych jedno stanowi trzybitowe wejscie (A) dla bi¬ tów okreslajacych numer segmentu charakterysty¬ ki kompresji, drugie wejscie jest polaczone poprzez detektor (DS) pierwszego segmentu charakterystyki kompresji z trzybitowym wejsciem (A) dla bitów 35 okreslajacych numer segmentu charakterystyki kompresji, a trzecie — stanowi wieloprzewodowe wejscie (Zc) impulsów zegarowych okreslajacych pozycje bitu w slowie kodowym, a ponadto uklad (WP) do wyznaczania parametrów próbek sygnalu 40 cyfrowego zawiera czterowejsciowy ekspander (EX) cyfrowy, którego jedno wejscie jest czterobitowym wejsciem (X) dla bitów okreslajacych wartosc próbki w segmencie charakterystyki kompresji, drugie wejscie jest trzybitowym wejsciem (A) dla 45 bitów okreslajacych numer segmentu charaktery¬ styki kompresji, trzecie wejscie jest jednobitowym wejsciem (S) dla bitu okreslajacego znak próbki, a czwarte wejscie stanowi wieloprzewodowe wej¬ scie (Zc) impulsów zegarowych, okreslajacych po- 50 zycje bitu w slowie kodowym, natomiast wyjscie ekspandera (EX) steruje wejsciem ukladu. (PS) do obliczania sredniej arytmetycznej wartosci próbek, a wyjscie (Wa) tego ukladu (PS) niesie informacje o sredniej arytmetycznej z wartosci próbek, przy 55 czym uklad (PSK) do obliczania sredniej arytme¬ tycznej kwadratów wartosci próbek, uklad (PS) do obliczania sredniej arytmetycznej wartosci próbek oraz uklad (UP) przeliczajacy posiadaja po jednym z wejsc (Si, S*, S7), z których kazde jest polaczone 60 odpowiednio z jednym z wyjsc ukladu (US) steru- _ jacego.130 995 TO F.R NB PO U5 NP PR M uo i 1 \01. 1 A o-4» 5 o !» 5 1 l J f V .... — . _ PP NP i2 5, -4 P5 /^/r '""1 i . 1 u . 1 1 ' 1 ' N2 Fig. J Fig. 1 3ó S, 5, r i r n i a - -f Zf i i l NP I ^ 4 w _fc « ± P5K 1 t 1 * i ty ^ \ ^ /fy 2 5^ n P2 PI D5 tlB EX Zc 57 5z 5i j -44-4- NP Fig. k P5K Ni P5 -r» * L. —n (yp DS EX Md NP Fig. S P5K Ui P5' UZ -CZI | *l*zX5*k Ip h Fig. 6 Drukarnia Narodowa, Zaklad Nr 6, 128/87 Cena 130 zl' PL
PL22310980A 1980-03-28 1980-03-28 Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems PL130995B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL22310980A PL130995B1 (en) 1980-03-28 1980-03-28 Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL22310980A PL130995B1 (en) 1980-03-28 1980-03-28 Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems

Publications (2)

Publication Number Publication Date
PL223109A1 PL223109A1 (pl) 1982-07-19
PL130995B1 true PL130995B1 (en) 1984-09-29

Family

ID=20002200

Family Applications (1)

Application Number Title Priority Date Filing Date
PL22310980A PL130995B1 (en) 1980-03-28 1980-03-28 Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems

Country Status (1)

Country Link
PL (1) PL130995B1 (pl)

Also Published As

Publication number Publication date
PL223109A1 (pl) 1982-07-19

Similar Documents

Publication Publication Date Title
US4185172A (en) Method of and means for detecting digitized multi frequency-coded signals
PL130995B1 (en) Method and system for determination of power and mean value of the signal transmitted in time-division multiplexed pcm systems
SU970243A1 (ru) Измеритель эффективного значени напр жени
NL269708A (nl) Spraakoverdrachtstelsel
SU951742A2 (ru) Устройство предсказани оценки качества в контрольных системах дискретных каналов св зи
SU868637A1 (ru) Измеритель отношени параметров импульсов
SU437116A1 (ru) Многоканальный измеритель средних скоростей счета статистически распределенных импульсов
SU664153A1 (ru) Устройство дл измерени периода
SU1054918A1 (ru) Устройство дл измерени искажений длительности дискретных сигналов
GB2031197A (en) Pseudo-random noise generator
SU1010628A1 (ru) Стохастическое устройство дл вычислени характеристик графов
SU993290A1 (ru) Цифро-веро тностное устройство дл решени систем линейных алгебраических уравнений
JPS5533658A (en) Flow rate calculating device
SU1114976A1 (ru) Цифровой фазометр
JPS5721168A (en) Video data coding method
SU761924A1 (ru) Цифровой частотомер .1
SU1550628A1 (ru) Автоматизированна система дл измерени амплитудно-частотной характеристики канала св зи
SU550039A1 (ru) Измеритель периода дерного реактора
SU911742A2 (ru) Устройство дл приема сигналов с дельтамодул цией
SU754450A1 (ru) Интегрирующее устройство 1
JPS5466014A (en) Multiple converter
SU1100733A2 (ru) Устройство дл контрол состо ни радиолинии
SU942001A1 (ru) Устройство дл сортировки чисел
SU455504A1 (ru) Устройство измерени достоверности дл некогерентной цифровой системы св зи
SU1688185A1 (ru) Адаптивный анализатор спектра с линейным предсказанием