Opis patentowy opublikowano: 1986 04 10 130271 Int. CU H03K 21/30 Twórcy wynalazku: Ireneusz Motyka, Barbara Ostrowska, Jan Czyz Uprawniony z patentu: Osrodek Badawczo-Rozwojowy Systemów Me- . ' ' chanizacji, Elektrotechniki i Automatyki Górniczej, Katowice (Polska) Uklad sterowania cyfrowego licznika rewersyjnego i Prizedimiilatiem wynalazku jest uklad sterowania cyfrowego Hcznaka rewersyjnego uwzgledniajacy znak polaryzacji stanu licznika.W znanych i stosowanych dotychczas w elektro¬ nice rozwiazaniach ukladów sterujacych praca 5 cyfrowego licznika rewersyjnego, uwzgledniajacych znak polaryzacji liczrika, wykorzystywana jest de- szyfracja stanu zerowego licanika. Rozwiazania te sa znacznie rozbudowane, poniewraz wymagaja do¬ datkowych elementów do deszyfracji stanu zero- 10 wego licznika.Znany jest z publikacji „Cyfrowe uklady scalone w technice systemowej" — wyd- MON Warszawa 1977 r. uklad, w którym do deszyfracji stanu zero¬ wego licznika rewersyjnego zastosowane zostaly 15 elementy logiczne zanegowanej sumy i wielowej- sciowego elementu zanegowanego iloczynu.Równolegle wyjscia z poszczególnych dekad licz¬ nika polaczone sa z odpowiadajacymi im wejsciami zanegowanych sum logicznych, natomiast wyjscia 2o tych sum logicznych polaczone sa z wejsciami ele¬ mentu zanegowanego iloczynu logicznego. Sygnal wyjsciowy z elementu zanegowanego iloczynu lo¬ gicznego jest sygnalem wyjsciowym deszyfrujacym stan zerowy licznika i jest podawany na wejscie 25 przerzutnika, którego wyjscie steruje wejsciami impulsowymi licznika rewersyjnego.Wada rozwiazania jest wzrost liczby elementów deszyfrujacych stan zerowy licznika wraz ze wzro¬ stem liczby dekad licznika rewersyjnego. 30 Uklad sterowana cyfrowego liczmika rewersyj¬ nego ma wyjscie sygnalu pozyczki licznika rewer¬ syjnego polaczone poprzez element logiczny negacji z wejsciami zerujacymi poszczególnych dekad licz¬ nika rewersyjnego i równolegle z wejsciem tak¬ tujacym przerzutnika. Wejscie informacyjne prze- rzutniika jest polaczone z jednym z wejsc sumy modulo. Natomiast wyjscie przerzutnika jest pola¬ czone z drugim wejsciem sumy modulo, której wyjscie poprzez elementy logiczne negacji i sumy jest polaczone z wejsciami impulsowymi licznika rewersyjnego.Zialeta ukladu wedlug wynalazku jest stala liczba elementów cyfrowych niezaleznie od liczby dekad licznika, bez koniecznosci stosowania dodatkowych elementów deszyfrujacych stan zerowy licznika re- werysjnego.Przedmiot wynalazku zostal uwidoczniony w przykladzie wykonania na rysunku w postaci sche¬ matu logicznego.Jak to pokazano na rysunku, uklad sklada sie z liczniika rewersyjnego 1, którego wyjscie sygnalu pozyczki S4 jest polaczone poprzez element logicz¬ ny 4 odwracajacy sygnal z wejsciami zerujacymi poszczególnych dekad licznika rewersyjnego 1 i równolegle z wejsciem taktujacym przerzutnika 2.Wejscie informacyjne przerzutnika 2 jest polaczone z jednym z wejsc sumy modulo 3, natomiast wyjscie jest polaczone z drugim wejsciem sumy modulo 3.Wyjscie sumy modulo 3 poprzez elementy logiczne 130 271133271 6 negacji 5 i sumy 6, 7 jest polaczone z wejsciami impulsowymi licznika rewersyjnego 1.Uklad dziala nastepujaco. Na wejscie indtorma- cyjoe pirzerzutiniika 2 jest podawany sygnal SI o-raz równoczesnie na jedrno z wejsc sumy modulo 3.Na drugie wejscie sumy modulo 3 jest podawany sygnal S2 wyjsciowy z przerzutrika 2. Sygnal wyj¬ sciowy S3 sumy modulo 3 poprzez elementy logicz¬ ne negacji 5 i sumy 6, 7 blacr.ije wejscia impulsowe licznika rewersyjnego 1. Jezeli na wyjsciu sumy modulo 3 sygnal S3 ma wartosc zera logicznego, wówczas blokowane jest wejscie odejmujace licz¬ nika rewersyjinego 1, a gdy sygnal S3 ma wartosc jedynki logicznej, wówczas blokowane jest wejscie dodajace licznika rewersyjinego 1.Narastajace zbocze impulsu zanegowanego sy¬ gnalu S4 pozyczki z najstarszej dekady licznika rewersyjnego ustala na wyjsciu przerzutnika 2 stan sygnalu wejsciowego SI, w wyniku czego sygnal wyjsciowy S3 sumy modulo 3 przyjmuje stan zera logicznego i blokuje wejscie odejmujace licznika rewersyjnego- Jednoczesnie zanegowany sygnal po¬ zyczki S4 utrzymuje stan zerowy licznika rewersyj¬ nego 1 do chwili pojawienia sie staniu zera logiez- !• 20 i c^o na wyjsciu sumy modulo 3. Sygnal S2 wyj¬ sciowy przerzutnika 2 okresla znak polaryzacji Mcziri-ka rewersyjnego 1, przy czym zeno logiczne odpowiada znakowa minus, a jedynka logiczna zna¬ kowi plus..Uklad wedlug wynalazku moze byc stosowany w cowolrnym liczoiku rewersyjnym zliczajacym w ko¬ dzie BCD lub bimaimym.Zastrzezenie patent o we Uklad sterowania cyfrowego licznika rewersyj¬ nego uwzgledniajacy znak polaryzacji licznika, ztia- mienny tym, ze wyjscie sygnalu pozyczki (S4) licz¬ nika rewersyjnego (1) jest polaczone poprzez ele¬ ment logiczny negacji (4) z wejsciami zerujacymi poszczególnych dekad licznika* rewersyjnego (1) i równolegle z wejsciem taktujacym przerzutnika (2), którego wejscie informacyjne polaczone jest z jednym z wejsc sumy modulo (3), natomiast wyj¬ scie przerzutnika (2) jest polaczone z drugim wej¬ sciem sumy modiulo (3), której wyjscie poprzez ele¬ menty logiczne negacji (5) i sumy (6, 7) jest po¬ laczone z wejsciami tapulsowymi licznika rewer¬ syjnego (1).DfcGraf. Z.P. Dz-wo, z. 664 (100+15) 3.86 Cena 100 ii PL