Przedmiotem wynalazku jest uklad kontrolny poziomu wartosci sygnalu elektrycznego, zwlaszoza do kontroli poziomu sygnalu wzgledem trzech przedzialów odniesienia ograniczo¬ nyoh dwoma napieciami odniesienia* Znany jest z polskiego opisu patentowego nr 119 210 uklad do stalej kontroli wielko¬ sci napiecia w instalaoji elektryoznej. Uklad ten ma dwa stopnie progowe, kazdy zawiera- jaoy tranzystor, którego baza jest polaczona poprzez potencjometr z masa ukladu oraz po¬ przez diode Zenera i rezystor z plusem zródla, a kolektor jest polaozony poprzez rezystor z plusem zródla, natomiast emiter jest polaczony z masa ukladu. Ponadto uklad ma stopien posredni i stopien koncowy, kazdy zawierajacy tranzystor, którego emiter jest polaczony z masa ukladu, a kolektor jest polaczony poprzez rezystor z plusem zródla.Baza tranzystora stopnia posredniego jest polaczona poprzez rezystor i jedna diode z kolektorem tranzystora pierwszego stopnia progowego oraz poprzez druga diode z kolekto¬ rem tranzystora stopnia koncowego, którego baza jest polaozona poprzez rezystor z kolek¬ torem tranzystora drugiego stopnia progowego. Diody elektroluminescencyjne, sygnalizujace trzy stany napiecia w instalacji elektryoznej, sa wlaczone pomiedzy mase ukladu oraz ko¬ lektory tranzystorów, tranzystora pierwszego stopnia progowego, tranzystora stopnia po¬ sredniego i tranzystora stopnia koncowego. Gdy napiecie w instalacji ma wartosc nizsza od wartosci nominalnej, tranzystor pierwszego stopnia progowego jest zatkany i stan ten syg¬ nalizuje dioda elektroluminesoenoyjna dolaczona do jego kolektora* Gdy napiecie w insta¬ lacji ma wartosc równa wartosoi nominalnej, tranzystor pierwszego stopnia progowego prze¬ wodzi, a zatkany jest tranzystor stopnia posredniego i stan ten sygnalizuje dioda elektro¬ luminescencyjna dolaczona do jego kolektora. Gdy napiecie w instalacji ma wartosc wyzsza od wartosci nominalnej, przewodzi tranzystor drugiego stopnia progowego, a zatkany jest tranzystor stopnia koncowego i stan ten sygnalizuje dioda elektroluminescencyjna dolaczo¬ na do jego kolektora*2 130 231 Niedogodnoscia znanego ukladu jest znaczna ilosc elementów w nim wystepujaca, bedaca powodem znaoznych kosztów jego wytwarzania, ponadto zastosowane diody Zenera posiadaja pewne tolerancje parametrów, które wplywaja na zmniejszenie dokladnosci sygnalizowania poszczególnyoh stanów napiecia w instalacji.Celem wynalazku jest opracowanie prostego ukladu, który spelnialby funkcje ukladu znanego, a jednoczesnie koszt jego wytwarzania byl niski. W ukladzie wedlug wynalazku, wyjscie ukladu obróbki sygnalu jest polaczone poprzez rezystory z bazami dwóch tranzy¬ storów. Emiter jednego tranzystora jest polaczony z jednym zródlem napiecia odniesienia, a jego kolektor jest polaczony poprzez rezystor z masa ukladu oraz z jednym wejsciem bramki, której drugie wejscie jest polaczone z sygnalem "O". Emiter drugiego tranzystora jest polaczony z drugim zródlem napiecia odniesienia, a jego kolektor jest polaczony po¬ przez rezystor z masa ukladu oraz z jednym wejsciem drugiej bramki, której drugie wej¬ scie jest polaozone z sygnalem "1". Jezeli zachodzi potrzeba sygnalizacji poziomu sygna¬ lu zawartego miedzy wartosoiami napiec odniesienia, w ukladzie jest stosowana trzecia bramka, której jedno wejscie jest polaozone z kolektorem jednego tranzystora, a drugie wejsoie z kolektorem drugiego tranzystora.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym przedstawiono schemat ukladu kontrolnego poziomu wartosci sygnalu elektrycznego. Wyjscie ukladu 1 obróbki sygnalu Us jest polaozone poprzez rezystory 1, 5 z bazami dwóch tranzy¬ storów 2, 3. Emiter jednego tranzystora 2 jest polaozony z jednym zródlem napiecia od¬ niesienia UQ., a jego kolektor jest polaczony poprzez rezystor 6 z masa ukladu oraz z jedijym wejsciem bramki 9* której drugie wejscie jest polaozone z sygnalem W0M. Emiter drugiego tranzystora 3 jest polaczony z drugim zródlem napiecia odniesienia UQ2, a jego kolektor jest polaozony poprzez rezystor 7 z masa ukladu oraz z jednym wejsciem drugiej bramki 8, której drugie wejsoie jest polaozone z sygnalem "1". Ponadto do kolektora jed¬ nego tranzystora 2 jest dolaczone jedno wejscie trzeciej bramki 10, której drugie wej¬ scie jest polaczone z kolektorem drugiego tranzystora 3. Jezeli sygnal Us ^UQ1 <]^no tranzystory 2 i 3 praouja. Na rezystoraoh 6 i 7 wystepuja spadki napiec, które powoduja sygnalizacje poziomu sygnalu Us przez bramke 9, której jedno z wejsc jest polaczone z sygnalem "O". Jezeli sygnal Us ^ Ugo^* uqh tranzystory 2 i 3 nie praouja, a poziom sygnalu Us jest sygnalizowany przez bramke 8, której jedno z wejsc jest polaczone z syg¬ nalem w1w. Jezeli sygnal UQ. ouje. Na rezystorze 7 wystepuje spadek napiecia, który powoduje sygnalizacje poziomu syg¬ nalu Us przez bramke 10, której wejscia sa polaczone z kolektorami tranzystorów 2 i 3.Zastrzezenia patentowe 1. Uklad kontrolny poziomu.wartosci sygnalu elektryoznego, zwlaszcza do kontroli po¬ ziomu sygnalu wzgledem trzech przedzialów odniesienia, ograniczonych dwoma napieciami od¬ niesienia, zawierajacy uklad obróbki sygnalu, znamienny tym, ze wyjscie ukladu (1) obróbki sygnalu (Us) jest polaczone poprzez rezystory (4, 5) z bazami dwóch tranzystorów (2, 3)i przy czym emiter jednego tranzystora (2) jest polaazony z jednym zródlem napiecia odniesienia (Uq^)f a jego kolektor jest polaczony poprzez rezystor (6) z masa ukladu oraz z jednym wejsciem bramki (9)t której drugie wejscie jest polaczone z sygnalem (W0W), natomiast emiter drugiego tranzystora (3) Jest polaczony z drugim zród¬ lem napiecia odniesienia (Uqo)1 a jago kolektor Jest polaozony poprzez rezystor (7) z ma¬ sa ukladu oraz z jednym wejsciem drugiej bramki (8)f której drugie wejsoie jest polaczone z sygnalem (W1W). 2. Uklad wedlug zastrz. 1, znamienny tym, ze do kolektora jednego tran¬ zystora (2) Jest dolaczone Jedno wejsoie trzeciej bramki (10), której drugie wejscie jest polaozone z kolektorem drugiego tranzystora (3).130 231 PL