PL129540B1 - Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device - Google Patents

Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device Download PDF

Info

Publication number
PL129540B1
PL129540B1 PL22805080A PL22805080A PL129540B1 PL 129540 B1 PL129540 B1 PL 129540B1 PL 22805080 A PL22805080 A PL 22805080A PL 22805080 A PL22805080 A PL 22805080A PL 129540 B1 PL129540 B1 PL 129540B1
Authority
PL
Poland
Prior art keywords
channels
blocking
circuit
groups
decoders
Prior art date
Application number
PL22805080A
Other languages
English (en)
Other versions
PL228050A1 (pl
Inventor
Zbigniew Konieczynski
Original Assignee
Zaklady Radiowe Radmor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zaklady Radiowe Radmor filed Critical Zaklady Radiowe Radmor
Priority to PL22805080A priority Critical patent/PL129540B1/pl
Publication of PL228050A1 publication Critical patent/PL228050A1/xx
Publication of PL129540B1 publication Critical patent/PL129540B1/pl

Links

Landscapes

  • Transceivers (AREA)

Description

Przedmiotem wynalazku jest 'sposób i uklad do blokowania kanalów w wielokanalowym urzadze¬ niu elektronicznym, zwlaszcza radiokomunikacyj¬ nym. Uklad znajduje szczególnie zastosowanie w urzadzeniach, które sa wyposazone w syntezery czestotliwosci.Zastosowanie syntezerów czestotliwosci w wielo¬ kanalowych urzadzeniach radiokomunikacyjnych dalo mozliwosc tworzenia tak duzej ilosci kanalów transmisyjnych, ze czesto zakres pasm czestotli¬ wosciowych urzadzenia jest duzo wiekszy od za¬ kresu przydzielonego poszczególnym uzytkownikom urzadzen przez miedzynarodowe i krajowe przepi¬ sy radiokomunikacyjne. Powstaje wówczas problem zablokowania pewnych grup, czy pojedynczych ka¬ nalów w wielokanalowym urzadzeniu radiokomu¬ nikacyjnym, zaleznie od przydzielonych uzytkow¬ nikowi uprawnien.Zagadnienie blokowania kanalów transmisyjnych znane bylo dotychczas w telekomunikacji, gdzie blokowanie okreslonych abonenckich czy kierun¬ kowych laczy transmisyjnych jest szeroko stoso¬ wane w praktyce. Miedzy innymi znany jest z pa¬ tentu Stanów Zjednoczonych Ameryki Pólnocnej nr 3 996 425 obwód, odmowy wywolania, który nie dopuszcza do zakonczenia ustalonych do blokowa¬ nia wywolan przesylanych uprzez zespól laczy tele¬ fonicznych do centrali.Obwód odmowy zawiera przyporzadkowane kaz¬ demu laczu telefonicznemu urzadzenie rejestrujace 10 15 20 25 •0 impulsy tarczy numerowej, które steruja wywola¬ niami odbieranymi przez kazde z tych laczy. Po¬ nadto obwód ten ma wieloczestotliwosciowe urza¬ dzenia rejestracyjne, wspólne dla wszystkich la¬ czy, sluzace do rejestracji cyfr sterujacych wywo¬ laniami przesylanymi na wielu czestotliwosciach.Ma takze urzadzenie generujace sygnal blokujacy po wyznaczeniu wywolania ustalonego do zabloto- wania. To urzadzenie generujace jest przylaczane selektywnie do poszczególnych laczy w celu spraw¬ dzenia zarejestrowanej wartosci impulsów tarczy numerowej. Z, poszczególnymi laczami Jest zwia¬ zany uklad bramkowy uruchamiany selektywnie w celu przylaczania urzadzenia rejestrujacego do wspólnego urzadzenia sprawdzajacego. ;.Zastosowanie takiego rozwiazania, na przyklad, do wielokanalowego urzadzenia radiokomunikacyj¬ nego wymaga skonstruowania skomplikowanego i rozbudowanego technicznie elektronicznego ukla¬ du logicznego.Wynalazek pozwala w sposób prosty uzyskac zablokowanie zbednych grup czy pojedynczych ka¬ nalów w urzadzeniu elektronicznym.Wedlug wynalazku, sposób blokowania kanalów w .wielokanalowym urzadzeniu elektronicznym, w którym programuje sie pamiec logiczna, polega na tym, ze dla zadanych do zablokowania grup i pojedynczych kanalów, w cyfrowym ukladzie kombinacyjnym tworzy sie stany logiczne, za po- 129 540a 129 540 moca których steruje sie zdjeciem napiecia zasila¬ jacego z urzadzen nadawczych i odbiorczych.Uklad wedlug wynalazku wyposazony w matry¬ ce pamieciowa zawiera n dekoderów kodu .stoso¬ wanego w tym urzadzeniu elektronicznym na kod dziesietny, które sa polaczone z odpowiadajacymi im przelacznikami kanalów w taki sposób, ze kaz¬ demu i-temu przelacznikowi odpowiada i-ty deko¬ der. Wyjscia tych dekoderów sa dolaczone do wejsc matrycy pamieciowej, która jest zaprogramowana na przejscie jedynie dla sygnalów odpowiadajacych numerom zadanych do zablokowania grup kanalów i pojedynczych kanalów. Wejscia matrycy pamie¬ ciowej sa dolaczone do wejsc cyfrowego ukladu kombinacyjnego sterujacego zasilaniem urzadzen nadawczych i odbiorczych wielokanalowego urza¬ dzenia elektronicznego.Matryca pamieciowa korzystnie jest zbudowana z zespolu szyn dolaczonych do wyjsc dekoderów i krzyzujacego sie z nim, odizolowanego od niego elektrycznie, drugiego zespolu szyn doprowadzone¬ go do wejsc cyfrowego ukladu kombinacyjnego.W punktach skrzyzowan tych zespolów szyn odpo¬ wiadajacych numerom zadanych do zablokowania grup 1 . .\ m i pojedynczych kanalów 1 ... k sa dokonane zwarcia pomiedzy krzyzujacymi sie w tych punktach szynami.Rozwiazanie takie w prosty sposób pozwala na zablokowanie zadanej ilosci grup kanalów i poje¬ dynczych kanalów zaleznie od uprawnien bezpo¬ sredniego uzytkownika wykorzystujacego wieloka¬ nalowe urzadzenie elektroniczne.Przedmiot wynalazku zostanie blizej wyjasniony w przykladzie wykonania sposobu i ukladu umoz¬ liwiajacego, zaprogramowanie zablokowania osmiu z dziesieciu dekad oraz czterech kanalów w stu- kanalowym urzadzeniu radiokomunikacyjnym, przedstawionym pogladowo na rysunku.Przedstawiony na fig. I uklad blokowania kana¬ lów zawiera dwa dekodery z kodu BCD na kod dziesietny, z których pierwszy dekoder Dl wspól¬ pracuje z przelacznikiem jednostek numeru kana¬ lów SI, natomiast drugi dekoder D2 wspólpracuje z przelacznikiem dziesiatek numeru kanalów S2.Kazde z, dziesieciu wyjsc obu dekoderów Dl, D2 jest dolaczone do odpowiadajacej im szyny piono¬ wej matrycy pamieciowej M, której szyny poziome sa dolaczone do wejsc cyfrowego ukladu kombina¬ cyjnego UK. Szyny poziome" i pionowe matrycy M sa wzgledem siebie elektrycznie odizolowane. Licz¬ ba szyn pionowym odpowiada ilosci wyjsc dekode¬ rów Dl i D2, natomiast liczba szyn poziomych jest uzalezniona od zalozonej ilosci mozliwych do zablo¬ kowania grup kanalów i pojedynczych kanalów.W przykladzie mozliwosc taka istnieje w odniesie¬ niu do dowolnych osmiu dekad i czterech dowol¬ nych pojedynczych kanalów. W tym celu — liczba szyn poziomych, odpowiadajaca grupom blokowa¬ nych kanalów wynosi osiem — odniesionych do drugiego dekodera D2, , natomiast odpowiadajaca pojedynczym blokowanym kanalom — cztery al, bl, cl, dl — odniesione do pierwszego dekodera Dl i dalsze cztery a2, b2, c2, d2 — odniesione do drugiego dekodera D2. Szyny poziome odpowiada¬ jace grupom blokowanych kanalów sa dolaczone do wejsc osmiowejsciowego funktora logicznego F5 typu NAND zawartego w ukladzie kombinacyjnym UK, natomiast szyny poziome odpowiadajace poje¬ dynczym blokowanym kanalom sa parami ala2, 5 blb2, clc2 i dld2 doprowadzone do wejsc czterech funktorów logicznych FI, F2, F3 i F4 typu NOR..Kazde z wyjsc funktorów logicznych FI, F2, F3, F4 i F5 jest poprzez diode Dl, D2, D3, D4, D5 pola¬ czone z ukladem sterujacym zdjeciem napiecia io zasilajacego Uz z urzadzen nadawczych i odbior¬ czych urzadzenia radiokomunikacyjnego.W przykladzie wykonania, w ramiach mozliwych osmiu dekad do zablokowania, dokonano zabloko¬ wania dekady piatej i siódmej, natomiast w ra- 15 mach mozliwych do zablokowania pojedynczych kanalów, dokonano zablokowania kanalu trzynaste¬ go i czterdziestego dziewiatego. Uzyskano to dzieki zwarciom dokonanym w punktach skrzyzowan szyn pionowych i poziomych odpowiadajacych numerom 20 grup i pojedynczych kanalów.Przy tak zaprogramowanej matrycy pamiecio¬ wej M, w przypadku wybrania przelacznikiem ka¬ nalów dekady lulb pojedynczego kanailu uprzednio przewidzianych do zablokokawania, matryca ta po- 25 przez punkty dokonanych zwarc przenosi stan lo¬ giczny i na wyjsciu cyfrowego ukladu kombinacyj¬ nego UK pojawi sie wówczas stan logiczny bedacy sygnalem sterujacym zablokowainiem ukladów za¬ silajacych nadajnik i odbiornik urzadzenia radio-' 30 komunikacyjnego.W przypadku wybrania jakiejkolwiek innej gru¬ py, czy pojedynczego kanalu matryca pamieciowa M stanowi rozwarcie dla stanu logicznego przycho¬ dzacego z pierwszego dekodera Dl- i drugiego de- 35 kodera D2, i na wyjsciu ukladu kombinacyjnego UK istniec bedzie wówczas stan logiczny umozli¬ wiajacy prace ukladów zasilajacych nadajnik i od¬ biornik urzadzenia radiokomunikacyjnego.Przedstawiony na fig. 2 uklad jest uogólniona 40 postacia dla urzadzenia o ilosci kanalów wynosza¬ cej nxl0. Uklad ten daje mozliwosc zablokowania k pojedynczych kanalów i m grup kanalów, n de¬ koderów Dl ... Dn ukladu jest polaczone z n prze¬ lacznikami kanalów SI ... Sn, które wspólpracuja 45 z syntezerem czestotliwosci G przystrajajacym urzadzenie nadawcze N i odbiorcze O urzadzenia radiokomunikacyjnego. Uklad kombinacyjny ma k funktorów logicznych typu NOR oraz jeden n-wejsciowy funktor logiczny typu NAND. 50 Zastrzezenia patentowe 1. Sposób blokowania kanalów w wielokanalo¬ wym urzadzeniu elektronicznym, zwlaszcza radio- 55 komunikacyjnym, w którym programuje sie pa- 'miec logiczna, znamienny tym, ze dla zadanych do zablokowania grup i pojedynczych kanalów, w cyf¬ rowym ukladzie kombinacyjnym tworzy sie stany logiczne, którymi steruje sie zdjeciem napiecia za- 60 silajacego z urzadzen nadawczych i (odbiorczych tego urzadzenia. 2. Uklad do blokowania kanalów w wielokana¬ lowym urzadzeniu elektronicznym, zwlaszcza radio¬ komunikacyjnym wyposazony w matryce paariiecio- 65 Wa, znamienny tym, ze zawiera n dekoderów129 540 (Dl) ... (Dn) kodu stosowanego w tym urzadzeniu na kod dziesietny, które sa polaczone z odpowia¬ dajacymi im przelacznikami kanalów (SI) ... (Sn) w taki sposób, ze kazdemu i-temu przelacznikowi odpowiada i-ty dekoder, przy czym wyjscie deko¬ derów (Dl) ... (Dn) sa dolaczone do wejsc matrycy pamieciowej (M) zaprogramowanej na przejscie je^ dynie dla stanów logicznych odpowiadajacym nu¬ merom zadanych do zablokowania grup i pojedyn¬ czych kanalów, której wyjscia z kolei sa dolaczone do wejsc cyfrowego ukladu kombinacyjnego (UK) sterujacego zasilaniem urzadzen nadawczych (N) i odbiorczych (O) tego urzadzenia. 3. Uklad wedlug zastrz. 2, znamienny tyrn^ ze jego matryca pamieciowa (M) ma szyny dolaczone do wyjsc dekoderów (Dl) ... (Dn) i odizolowane od nich elektrycznie, krzyzujace sie z nimi szyny dolaczone do wejsc cyfrowego ukladu kombinacyj¬ nego (UK), przy czym w punktach odpowiadaja¬ cych numerom zadanych do zablokowania grup 1 ..: m i pojedynczych kanalów 1 ... k ma doko¬ nane zwarcie' pomiedzy krzyzujacymi sie s»zynami. PL

Claims (1)

Zastrzezenia patentowe 1. Sposób blokowania kanalów w wielokanalo¬ wym urzadzeniu elektronicznym, zwlaszcza radio- 55 komunikacyjnym, w którym programuje sie pa- 'miec logiczna, znamienny tym, ze dla zadanych do zablokowania grup i pojedynczych kanalów, w cyf¬ rowym ukladzie kombinacyjnym tworzy sie stany logiczne, którymi steruje sie zdjeciem napiecia za- 60 silajacego z urzadzen nadawczych i (odbiorczych tego urzadzenia. 2. Uklad do blokowania kanalów w wielokana¬ lowym urzadzeniu elektronicznym, zwlaszcza radio¬ komunikacyjnym wyposazony w matryce paariiecio- 65 Wa, znamienny tym, ze zawiera n dekoderów129 540 (Dl) ... (Dn) kodu stosowanego w tym urzadzeniu na kod dziesietny, które sa polaczone z odpowia¬ dajacymi im przelacznikami kanalów (SI) ... (Sn) w taki sposób, ze kazdemu i-temu przelacznikowi odpowiada i-ty dekoder, przy czym wyjscie deko¬ derów (Dl) ... (Dn) sa dolaczone do wejsc matrycy pamieciowej (M) zaprogramowanej na przejscie je^ dynie dla stanów logicznych odpowiadajacym nu¬ merom zadanych do zablokowania grup i pojedyn¬ czych kanalów, której wyjscia z kolei sa dolaczone do wejsc cyfrowego ukladu kombinacyjnego (UK) sterujacego zasilaniem urzadzen nadawczych (N) i odbiorczych (O) tego urzadzenia. 3. Uklad wedlug zastrz. 2, znamienny tyrn^ ze jego matryca pamieciowa (M) ma szyny dolaczone do wyjsc dekoderów (Dl) ... (Dn) i odizolowane od nich elektrycznie, krzyzujace sie z nimi szyny dolaczone do wejsc cyfrowego ukladu kombinacyj¬ nego (UK), przy czym w punktach odpowiadaja¬ cych numerom zadanych do zablokowania grup 1 ..: m i pojedynczych kanalów
1 ... k ma doko¬ nane zwarcie' pomiedzy krzyzujacymi sie s»zynami. PL
PL22805080A 1980-11-24 1980-11-24 Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device PL129540B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL22805080A PL129540B1 (en) 1980-11-24 1980-11-24 Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL22805080A PL129540B1 (en) 1980-11-24 1980-11-24 Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device

Publications (2)

Publication Number Publication Date
PL228050A1 PL228050A1 (pl) 1982-06-07
PL129540B1 true PL129540B1 (en) 1984-05-31

Family

ID=20006044

Family Applications (1)

Application Number Title Priority Date Filing Date
PL22805080A PL129540B1 (en) 1980-11-24 1980-11-24 Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device

Country Status (1)

Country Link
PL (1) PL129540B1 (pl)

Also Published As

Publication number Publication date
PL228050A1 (pl) 1982-06-07

Similar Documents

Publication Publication Date Title
US3693155A (en) Communication system
US5818255A (en) Method and circuit for using a function generator of a programmable logic device to implement carry logic functions
US3175191A (en) Binary code signalling system having a binary counter at the receiver responsive to a selected code
GB1267840A (en) Dissolver networks for video signals
GB1102020A (en) Improvements relating to digital telephone systems
GB1455137A (en) Monitoring and control apparatus and systems
JPS63301692A (ja) 加入者インターフエース集積回路ユニツトに設けられたデイジタルインターフエース
PL129540B1 (en) Method of and circuit for blocking of channels in multichannel electronic device,especially radiocommunication device
US2857467A (en) Alternative trunking in telephone systems controlled by overflow trunks and common directors
GB1243874A (en) Improvements in or relating to signalling systems
SU558658A3 (ru) Устройство дл передачи цифровой информации
GB836756A (en) Improvements in or relating to multiplex pulse transmission systems for use in communications installations
US3761640A (en) Telephone dialer with two different pulse rates
GB1573758A (en) Symmetrical time division matrix
US3061680A (en) Time division multiplex resonant transfer transmission system
SU623225A1 (ru) Устройство дл приема команд телеуправлени
US3624540A (en) Frequency synthesizer
SU505278A1 (ru) Интегральный гибридный коммутационный узел
US3171895A (en) Automatic communication system
RU2121754C1 (ru) Преобразователь параллельного кода в последовательный
US2691064A (en) Measuring circuits
DE2406924C2 (pl)
SU1566503A1 (ru) Цифровой частотный детектор
SU1133609A1 (ru) Устройство дл телеуправлени
US3404240A (en) Repertory dial impulse system using a magnetic memory