Przedmiotem wynalazku jest sposób liczenia modulu wektora, na podstawie staloprzecinko- wych liczb stanowiacych skladowe tego wektora okreslone w prostokatnym ukladzie wspólrzed¬ nych odniesienia, w urzadzeniu cyfrowym, w,którym te skladowe wektora sa pamietane w m-bitowych rejestrach, wyposazonym w jednostke przetwarzajaca arytmetyczno-logiczna, zwla¬ szcza w urzadzeniu do sterowania numerycznego maszyn.Potrzeba liczenia modulu wektora w cyfrowych urzadzeniach sterowania numerycznego wynika z rozpowszechnienia metod przyrostowych generacji takich krzywych jak linia prosta i okrag oraz koniecznosci sterowania ruchu po tych krzywych ze stala programowana predkoscia styczna. Najbardziej rozpowszechniona metoda generacji odcinka linii prostej i luku okregu, oparta na rozwiazywaniu równan rózniczkowych tych krzywych przez zestaw cyfrowych ukladów calkujacych uzaleznia predkosc ruchu po krzywej od wartosci modulu przesuniecia liniowego —w przypadku generacji odcinka prostej, lub modulu wektora promienia luku — w przypadku generacji luku okregu.Problem ten byl technicznie rozwiazywany w ukladach sterowania numerycznego drugiej generacji przez programowanie predkosci ruchu po krzywej za pomoca tak zwanej liczby posuwo¬ wej, która wyliczal programista, uprzednio wyznaczajac wartosci modulów wektorów odpowied¬ nio — przesuniecia liniowego lub promienia wodzacego luku. Obecna generacja ukladów sterowania numerycznego wymaga programowania predkosci ruchu w standardowych jednost¬ kach takich jak przykladowo mm/min. Wartosc liczbowa modulu wektora nie moze byc progra¬ mowana w bloku informacji, gdyz nie pozwalaja na to przyjete normy na postac informacji wejsciowej do sterowania numerycznego ruchu, a takze ze wzgledu na to, ze jest to informacja redundacyjna. Liczenie dokladnej wartosci modulu wektora wymaga rozbudowanej struktury arytmetyczno-logicznej, lub stosowania rozbudowanych struktur algorytmicznych w ukladzie sterowania numerycznego i w obecnym stanie techniki nie jest stosowane.W praktyce stosuje sie metody przyblizone okreslania wartosci modulu wektora, lub inne, tez oparte o przyblizona zaleznosc nie wymagajace jednak bezposredniego liczenia wartosci liczbowej modulu wektora. Metody sterowania numerycznego ruchu w oparciu o cyfrowa generacje krzywej opisane w literaturze lub znane z opisów patentowych, z reguly zakladaja, ze wartosc modulu2 126 739 wektora przesuniecia liniowego lub promienia wodzacego jest znana. Jedna z takich metod przykladowo zostala opisana w polskim opisie patentowym nr 82 093.Metody przyblizonego wyznaczania modulu wektora opisane w literaturze polegaja na przyb¬ lizaniu jego wartosci za pomoca kombinacji liniowej skladowych wektora, przy czym wspólczyn¬ niki stale tej kombinacji sa tak dobrane, ze nie powoduja duzych komplikacji obliczeniowych.Wada tych metod jest mala dokladnosc okreslania wartosci modulu wektora, co powoduje, ze dokladnosc sterowania predkosci ruchu jest rzedu 5% dla ruchu w przestrzeni dwuwymiarowej i okolo 8% dla przypadku ruchu w przestrzeni trójwymiarowej. Inne metody nie poslugujace sie bezposrednio wartoscia modulu wektora w celu otrzymania stalej predkosci stycznej o wartosci zaprogramowanej, zwlaszcza w przypadku generacji luku okregu, powoduja pewne wahania wartosci predkosci stycznej do generowanej krzywej wynikajace z przyblizenia luku — za pomoca cieciwy, a ponadto uzyskiwana za ich pomoca dokladnosc odwzorowania predkosci programowa¬ nej jest tez kilkuprocentowa.Celem wynalazku jest podanie sposobu liczenia modulu wektora, który w duzym stopniu eliminuje wady znanych metod i jednoczesnie umozliwia policzenie tej wielkosci za pomoca stosunkowo prostych struktur ukladowych w jakie wyposazony jest uklad sterowania numerycznego.Istota wynalazku polega na podaniu sposobu liczenia modulu wektora, na podstawie stalo- przecinkowych liczb stanowiacych skladowe tego wektora okreslone w prostokatnym ukladzie wspólrzednych odniesienia, w urzadzeniu cyfrowym, w którym te skladowe wektora sa pamietane w m-bitowych rejestrach, wyposazonym w jednostke przetwarzajaca arytmetyczno-logiczna, zwla¬ szcza w urzadzeniu do sterowania numerycznego maszyn, w którym za pomoca jednostki arytmetyczno-logicznej tworzy sie m-bitowy sygnal sumy logicznej zawartosci rejestrów wartosci bezwzglednych skladowych wektora. Sygnal ten wpisuje sie, od najmniej znaczacego bitu poczyna¬ jac, do m-komórkowego rejestru przesuniec w trakcie m-impulsowego cyklu synchronicznego przesuwania sygnalu sumy logicznej i zawartosci tego m-bitowego rejestru przesuniec. Przy czym kazdorazowe nadejscie bitu o wartosci „1" logicznej wymienionego wyzej sygnalu sumy logicznej w czasie trwania kolejnego impulsu przesuwania wpisuje jedynki logiczne do n-kolejnych komórek najbardziej znaczacej czesci rejestru i zeruje pozostale (m-n) komórek.Natomiast pojawienie sie wartosci „0" logicznego w kolejnym bicie sygnalu sumy logicznej przesuwa poprzednio ustawiona zawartosc rejestru. Powstala w wyniku tego po m-impulsowym cyklu wpisywania i przesuwania zawartosc rejestru przesuniec jest pobierana przez jednostke arytmetyczno-logiczna urzadzenia do obliczen, zwlaszcza w czasie wykonywania operacji skalowa¬ nia zawartosci rejestrów.Zasadnicza zaleta sposobu wedlug wynalazku w zastosowaniu do ukladów sterowania nume¬ rycznego jest to, ze pozwala on na wystarczajaco dokladne obliczenie wartosci modulu wektora, a przez to umozliwia sterowanie ruchu ze stala predkoscia styczna do generowanej krzywej, której wartosc znacznie lepiej przybliza wartosc predkosci programowanej niz metody dotychczas stoso¬ wane. Jednoczesnie sposób wedlug wynalazku nie powoduje rozbudowy struktury arytmetyczno- logicznej ukladu sterowania numerycznego, wykorzystujacego ten sposób, a czas liczenia modulu wektora przy pomocy prostych metod algorytmicznych, na przyklad przyrostowego liczenia pierwiastka kwadratowego sumy kwadratów jest wystarczajaco krótki.Dla przykladu — zastosowanie sposobu wedlug wynalazku w urzadzeniu sterowania numery¬ cznego o 24-bitowym slowie (m = 24) i 12-bitowej dlugosci slowa liczenia modulu wektora (n = 12) daje dokladnosc obliczenia modulu wektora taka, ze uklad sterowania numerycznego generuje ruch po krzywej z predkoscia styczna o wartosci rózniacej sie w najgorszym przypadku o mniej niz 0,05% od wartosci predkosci programowanej. Warto podkreslic równiez, ze sposób liczenia modulu wektora wedlug wynalazku moze byc wykorzystany zarówno w strukturach równoleglego przetwarzania arytmetyczno-logicznego jak i w tanich strukturach szeregowych.Przedmiot wynalazku pokazany jest w przykladzie wykonania na rysunku, który przedstawia uproszczony schemat blokowy urzadzenia cyfrowego liczacego modul wektora w oparciu o sposób wedlug wynalazku. Urzadzenie cyfrowe, w szczególnosci urzadzenie sterowania numerycznego maszyn, stosujace sposób wedlug wynalazku jest wyposazone w blok rejestrów 1, polaczony szyna 2 z jednostka arytmetyczno-logiczna 3, uklad sterowania 4 — oddzialywujacy za pomoca wyjscia 5126739 3 na wszystkie podzespoly skladowe urzadzenia i synchronizujacy ich prace, w szczególnosci za pomoca wyjscia taktujacego 6 i wyjscia ciagu przesuwajacego rejestry urzadzenia 7.Ponadto urzadzenie cyfrowe zawiera podzespoly takie jak rejestr przesuniec 8 skladajacy sie z m-komórek, przy czym na wejscia komórek rejestru podany jest sygnal torem 9 z wyjscia ukladu wpisu 10, który formuje sygnal z wyjscia 11 rejestrów skladowych wektora 12, które wchodza w sklad bloku rejestrów 1. Dotychczas wymienione rejestry urzadzenia maja pojemnosc m-bitów, a m-komórkowy rejestr przesuniec 8 charakteryzuje sie tym, ze ma wejscie lub wejscia umozliwiajace ustawienie n kolejnych komórek najbardziej znaczacej czesci rejestru w stanie „1" logicznej przez aktywny stan, czy zbocze sygnalu z toru 9 i polaczone z nimi wejscie, lub wejscia umozliwiajace ustawienie (m-n) komórek mniej znaczacej czesci rejestru w stanie „0" logicznego, a zawartosc rejestru przesuniec 8 jest przekazywana torem sygnalu wyjsc rejestru 13 dojednostki przetwarzaja¬ cej arytmetyczno-logicznej 3. Zaklada sie, ze przed rozpoczeciem liczenia modulu wektora | A|, wartosci bezwzgledne jego skladowych (Ax, Ay, Az) sa pamietane na przyklad w rejestrach skladowych wektora 12 w postaci m-bitowych liczb binarnych. Po rozpoczeciu liczenia modulu wykonywana jest operacja utworzenia sygnalu sumy logicznej wartosci bezwzglednej skladowych wektora przekazywana wyjsciem 11 do ukladu wpisu 10. Ciag przesuwajacy m-bitowy powoduje, ze kolejne bity sumy logicznej sa przesylane do ukladu wpisu 10 i formowane w synchronizmie sygnalów taktujacych 6.Kazda jedynka w sygnale sumy logicznej skladowych wektora powoduje ustawienie zawar¬ tosci n-kolejnych jedynek logicznych i (m-n) zer logicznych w rejestrze przesuniec 8. Zawartosc rejestru przesuniec 8 i sygnalu sumy logicznej jest przesuwana synchronicznie za pomoca ciagu przesuwajacego 7.Ostatnia najbardziej znaczaca jedynka logiczna znajdujaca sie w sygnale sumy logicznej wartosci bezwzglednych skladowych wektora ustawia ostateczna zawartosc rejestru przesuniec 8. jesli najbardziej znaczacajedynka logiczna w sygnale sumy logicznej znajduje sie na pozycji M-tego bitu m-bitowego slowa urzadzenia, to w rejestrze przesuniec 8, po zakonczeniu m-taktowego cyklu pracy, zostaje ustawiona liczba L = 2Mi=M-n21, bedaca suma kolejnych poteg dwójkowych poczaw¬ szy od bitu (M-n) az do bitu M. W przypadku gdy liczba n jest wieksza od M, liczba L utworzona w rejestrze 8 przyjmuje wartosc 2Mi=o2\ Nastepnie jednostka arytmetyczno-logiczna 3 pobiera z bloku rejestrów 1 zawartosci rejestrów skladowych wektora 12, w postaci liczb Ax, Ay i Az i przykladowo wykonywane sa operacje iloczynu logicznego, kolejno Ax AL = L1, Ay AL = L2 i Az AL = L3, a wyniki tych operacji zostaja zapamietane w bloku rejestrów 1.Jednostka arytmetyczno-logiczna 3 sterowana przez uklad sterowania 4przeskalowuje LI, L2 i L3 wykonujac dzielenie tych liczb przez 2M"n poslugujac sie zawartoscia rejestru przesuniec 8, a w szczególnosci bitem najmniej znaczacej jedynki logicznej zawartosci tego rejestru jako znacznikiem.Powstale trzy liczby co najwyzej n-bitowe wykorzystane sa przez jednostke arytmetyczna do obliczenia wartosci W, to znaczy pierwiastka kwadratowego sumy kwadratów przeskalowanych liczb LI, L2 i L3. Ze wzgledu na minimalizacje ukladujednostki arytmetyczno-logicznej te ostatnie obliczenia moga byc wykonywane przy uzyciu znanych metod przyrostowych, które umozliwiaja liczenie tak zlozonego wyrazenia przy uzyciu stosunkowo prostych srodków technicznych.W wyniku sekwencji operacji arytmetycznych i logicznych wykonanych przez urzadzenie ze schematu blokowego powstaje n, lub (n+ 1) bitowe liczba wyniku W i jest zapamietana w bloku rejestrów 1, lub w rdestrze jednostki arytmetyczno-logicznej 3. Wyznaczenie przyblizenia wartosci modulu wektora |a| nastepuje przez przeskalowanie liczby W w oparciu o zawartosc rejestru przesuniec 8 pamietajace liczbe L. Jest to operacja równowazna mnozeniu liczby W przez wartosc 2M~n. Wynik koncowy obliczen w postaci m-bitowej liczby jest zapamietany w bloku rejestrów 1 i w szczególnosci wykorzystywany przez urzadzenie sterowania numerycznego do dalszych obliczen jako jeden z argumentów.Zastrzezenie patentowe Sposób liczenia modulu wektora, na podstawie staloprzecinkowych liczb stanowiacych skla¬ dowe tego wektora, okeslone w prostokatnym ukladzie wspólrzednych odniesienia, w urzadzeniu4 126 739 cyfrowym, w którym te skladowe wektora sa pamietane w m-bitowych rejestrach, wyposazonym w jednostke przetwarzajaca arytmetyczno-logiczna, zwlaszcza w urzadzeniu do sterowania numery¬ cznego maszyn, znamienny tym, ze za pomoca jednostki arytmetyczno-logicznej (3) tworzy sie m-bitowy sygnal sumy logicznej zawartosci rejestrów (12) wartosci bezwzglednych skladowych wektora, który wpisuje sie, od najmniej znaczacego bitu tej sumy logicznej poczynajac, do m- komórkowego rejestru przesuniec (8) w trakcie m-impulsowego cyklu synchronicznego przesuwa¬ nia sygnalu sumy logicznej i zawartosci tego m-komórkowego rejestru przesuniec (8), przy czym kazdorazowe nadejscie bitu o wartosci „1" logicznej sygnalu sumy logicznej w czasie trwania kolejnego impulsu przesuwania wpisuje jedynki logiczne do n-kolejnych komórek najbardziej znaczacej czesci rejestru i ceruje pozostale (m-n) komórek, natomiast pojawienie sie wartosci „0" logicznego w kolejnym bicie sygnalu sumy logicznej przesuwa poprzednio ustawiona zawartosc rejestru, a powstala po m-impulsowym cyklu wpisywania i przesuwania zawartosc m- komórkowego rejestru przesuniec (8) jest pobierana przez jednostke arytmetyczno-logiczna (3) urzadzenia do obliczen, zwlaszcza w czasie wykonywania operacji skalowania zawartosci rejestrów. n -wejsc [m-n)-wejsc Pracownia Poligraficzna UP PRL. Naklad IGO cgz.Cena 100 zl PL