SU591858A2 - Логическое устройство - Google Patents

Description

(54) ЛОГИЧЕСКОЕ УСТРОЙСТВО

1

Изобретение относитс  к автоматическим устройствам дискретного типа, решающим задачи логического управлени , описываемые системой уравнений временных булевых функций по заданному алгоритму последовательно во времени.

Известно логическое устройство по авт. св. № 189630, содержащее программный блок, состо щий из генератора импульсов и накопител  программ, дешифратор команд, входные элементы и выходные элементы И, элемент ИЛИ, элемент НЕ, сдвигающий регистр , элемент И, логический блок, реле времени ,  чейку пам ти 1.

Однако данное устройство не обеспечивает высокого быстродействи  из-за необходимости повторени  переменных, когда их число в произведении меньше разр дности сдвигающего регистра, и пересылки результата умножени  в первый разр д сдвигающего регистра, когда число переменных в произведении больше разр дности сдвигающего регистра.

Цель изобретени  - повышение быстродействи  схемы при выполнении логических операций и сокращение программы вычислений.

Поставленна  цель достигаетс  тем, что в устройство введены два элемента И, элемент НЕ, формирователь синхроимпульса, формирователь импульса уставки сдвигающего регистра , триггер уставки сдвигающего регистра , выход которого через формирователь импульса уставки сдвигающего регистра подключен ко входу уставки сдвигающего регистра, управл ющий вход которого соединен с первым входо.м первого элемента И и через элемент НЕ - с первым входом второго элемента И, второй вход первого элемента И соединен со вторым входом второго элемента И и

через с{)ормирователь синхроимпульса с тактовым выходом программного блока, выходы первого и второго эле.ментов И соединены соответственно с единичным и нулевым входами триггера уставки сдвигающего регистра.

На чертеже представлена структурна  электрическа  схема устройства.

Устройство содержит программный блок 1, дешифратор команд 2, входные элементы И 3-7, выходные элементы И 8-11, элемент ИЛИ 12, элемент НЕ 13 входной переменной , сдвигающий регистр 14, элемент И 15, логический блок 16, реле времени 17, элемент пам ти 18, элемент НЕ 19, элементы И 20, 21, триггер 22 уставки сдвигающего регистра, формирователь 23 импульса уставки сдвигающего регистра, формирователь синхрои.мпульса 24,

генератор импульсов 25, накопитель программ 26.

Программный блок 1 вырабатывает команду , СОСТОЯШ.УЮ из адреса входного и выходного элемента И и признака инвертировани  входной переменной. Дешифратор команд 2 преобразует код выбранного адреса в управл ющий сигнал, подаваемый на соответствующий элемент И 8-11. Одновременно сигнал инвертировани  входной переменной подаетс  в логический блок 16 на управл ющий вход элемента НЕ 13, фор.мирователь 24 формирует синхроимпульс . Входные переменные, закодированные цифрами «О и «1, поступают на входы 27, 28 элементов И 5, системы обегающего контрол  или непосредственно с датчиков.

Нар ду с входными переменными на вход 29 элемента И 3 подаетс  сигнал с выхода 30 реле времени 17, на вход 31 элемента И 4 - с выхода 32 элемента пам ти 18, а на вход элемента И 7 - с выхода логического блока 16. По сигналу с дешифратора команд 2 открываетс  один из входных элементов И 3-1, и входна  переменна  через элемент ИЛИ 12 и элемент НЕ 13 записываетс  в первый разр д сдвигающего регистра 14. Сигнал с программного блока 1 (первый разр д кода адреса ), разрешающий запись в сдвигающий регистр 14, поступает также на элемент И 21 и через элемент НЕ 19 - на элемент И 20. На вторые входы элементов И 20 и 21 подаетс  синхроимпульс с формировател  24. Выходы элементов И 20 и 21 подключены соответственно ко входам Уст. «О и Уст «1 триггера уставки сдвигающего регистра 22. Таким образом, по приходу синхроимпульса триггер 22 устанавливаетс  в состо ние, которое определ етс  значением первого разр да кода адреса.

Следовательно, при решении конъюнкции триггер уставки сдвигающего регистра 22 находитс  в единичном состо нии, а при выдаче результатов - в нулевом. Сигнал с единичного выхода триггера 20 поступает на формирователь импульса уставки сдвигающего регистра 23, который формирует импульс уставки регистра по переднему фронту входного сигнала. По началу вычислени  новой конъюнкции сформированный импульс устанавливает все разр ды сдвигающего регистра 14 в единичное состо ние, поэтому нет необходимости при вычислении произведени  заполн ть все разр ды последнего. По этой же причине можно увеличить число разр дов сдвигающего регистра , не опаса сь при этом увеличени  програм .мы, что позволит сократить количество перезаписей результата вычислений в первый разр д сдвигающего регистра.

Таким образом, введение дополнительных блоков позвол ет в значительной мере сократить объем программы, а также повысить быстродействие логического устройства.

Claims (1)

1. Авторское свидетельство СССР № 189630, кл. G 06 F 9/06, 05.01.67.