PL123794B1 - Method of elimination of impulse interference and apparatus therefor - Google Patents

Claims (2)

1. Zastrzezenia patentowe 10 1. Sposób eliminacji zaklócen impulsowych, znamien¬ ny tym, ze w zaklócanym sygnale wejsciowym (Uwe) wykrywa sie moment pojawienia i zaniku impulsu zaklócajacego (z(t)) i w czasie jego trwania ustala sie wartosc sygnalu wejsciowego (Uwe) na stalym po- 15 ziomie odpowiadajacym momentowi pojawienia sie impulsu zaklócajacego (z (t)) i tak uzyskany syganl (Ub) najpierw na biezaco porównuje sie z wartoscia zaklóca¬ nego sygnalu wejsciowego (Uwe) dla wyodrebnienia sy¬ gnalu zaklócajacego (z(t)), który podlega prostowaniu 20 i usrednianiu stanowiac sygnal korekcyjny (Uk), a na¬ stepnie na biezaco sumuje sie go (Ub) z tym sygnalem korekcyjnym (Uk) uwzgledniajac przy tym kierunek chwilowej zmiennosci sygnalu zaklócajacego w wyniku czego uzyskuje sie wyjsciowy sygnal uzyteczny (s(t)). 25

2. Eliminator zaklócen impulsowych zawierajacy uklad rózniczkujacy, sterujacy i sumujacy oraz detektor i komparator, znamienny tym, ze wyposazony jest w kluczowany uklad pamieciowy (KUP), którego jedno wejscie polaczone jest z wejsciem ukladu rózniczkuja- 30 ceS° (UR) i z jednym wejsciem komparatora (K) a jego drugie wejscie poprzez uklad sterowania (US) polaczone jest z wyjsciem ukladu rózniczkujacego (UR), które poprzez detektor zmiennosci sygnalu (D) dolaczone jest do drugiego wejscia komparatora (K) przy czym 35 trzecie wejscie komparatora (K) polaczone jest z wyj¬ sciem kluczowanego ukladu pamieciowego (KUP), dolaczonym wraz z wyjsciem tego komparatora (K) do- wejsc ukladu sumujacego (S).123 794 KUP US O K 5 117 1-Z- Fig. t [S(t)+z(t)l Fin. Z PL