Przedmiotem wynalazku jest elektroniczny asyn¬ chroniczny sterownik programowany przeznaczony do sterowania praca unzadlzen lub procesów tech¬ nologicznych, w szczególnosci automatów montazo¬ wych.Znane rozwiazania ukladów sterowania sa pro¬ jektowane i wykonywane dla konkretnych urza¬ dzen lub procesów technologicznych. Wada ich jest niemozliwosc stosowania danego rozwiazania ste¬ rownika do innych urzadzen wskutek braku uni¬ wersalnosci tych rozwiazan. Znaine sa równiez roz¬ wiazania ukladów sterowania przeznaczone do sterowania praca pewnej grupy urzadzen, na przy¬ klad, asynchroniczne uklady sterowania manipu¬ latorami. Wada tych rozwiazan jest ich mala uni¬ wersalnosc spowodowana glównie niemozliwoscia zmiany rodzaju pracy z asynchronicznej na syn¬ chroniczna, co powoduje niemozliwosc zrealizo¬ wania czynnosci, których czas trwania musi byc scisle okreslony jak na przyklad klejenie, nagrze¬ wanie, czy tez wiekszosc czynnosci wystepujacych w procesach chemicznych, galwanicznych, obróbki cieplnej i wielu innych.Sterownik wedlug wynalazku zawiera kaskado¬ wo polaczone uklady logiczne taktów posiadajace wejscia do podlaczania blokad zewnetrznych oraz matryce programujaca, z rzedów której sterowane sa poprzez wzmacniacze elementy wykonawcze automatu. Do kolumn matrycy programujacej tak¬ tów, sluzacej do programowania które z elemen- 10 15 20 25 30 tów wykonawczych maja byc wlaczane w danym takcie, podlaczone sa kolumny matrycy progra¬ mujacej zegara, sluzacej do programowania czasu trwania poszczególnych taktów. Rzedy matrycy programujacej zegara polaczone sa z wejsciami komparatora, którego wyjscie polaczone jest z wej¬ sciem kasujacym przerzutnika. Wyjscie zanego¬ wane tego przerzutnika polaczone jest z kazdym z ukladów logicznych taktów w celu uniemozli¬ wienia przejscia automatu do nastepnego taktu zanim nie uplynie odpowiadajacy temu taktowi czas trwania. Wyjscie proste przerzutnika pola¬ czone jest z generatorem zegarowym i poprzez uklad logiczny z licznikiem, którego wyjscia po¬ laczone sa z wejsciami komparatora.Ustawienie przerzutnika powoduje uruchomienie generatora zegarowego i licznik zlicza impulsy az do momentu, gdy jego stan pokryje sie ze sta¬ nem zaprogramowanym dla danego taktu na ma¬ trycy programujacej zegara. Sygnal z komparato¬ ra wyzerowuje przerzutnik i nastepuje odbloko¬ wanie ukladów logicznych taktów. Ponadto kazdy z ukladów logicznych taktów polaczony jest z ukladem logicznym, którego wyjscie polaczone jest z wejsciem ustawiajacym przerzutnika, co powo¬ duje uruchomienie zegara przy kazdorazowym przejsciu automatu do nastepnego taktu.Zaleta wynalazku jest polaczenie dodatnich cech asynchronicznych i synchronicznych sterowników elektronicznych. 116 715116 715 3 Przedmiot wynalazku jest przedstawiony na ry¬ sunku, na którym fig. 1 przedstawia schemat blo¬ kowy rozwiazania fig. 2 — przebieg sygnalów na wejsciach i wyjsciach sterownika.Sterownik zawiera N identycznych ukladów lo- 5 gicznych taktów 1, których wyjscia Tl, T2,.., TN sa polaczone z kolumnami matrycy programujacej zegara 2 i matrycy programujacej taktów 3. Na wyjsciach Tl, T2..., TN pojawia sie kolejno impuls aktualnego taktu, przy czym zawsze jest wyróz- 10 nione tylko jedno z tych wyjsc, co pokazano na fig. 2. W kazdym z taktów wlaczaja sie tylko te z elementów wykonawczych 4 sterowanych po¬ przez wzmacniacze 5, które zaprogramowano po¬ przez odpowiednie wlozenie wtyków diodowych 15 do matrycy programujacej taktów 3. Wlozenie wtyku diodowego w miejsce przeciecia sie danej kolumny i danego rzedu oznacza wlaczenie sie elementu wykonawczego odpowiadajacego danemu rzedowi w czasie trwania taktu odpowiadajacego 20 danej kolumnie. Rzedy matrycy programujacej taktów 3 podlaczone sa bezposrednio do wejsc wzmacniaczy 5. Rzedy te, oznaczone na fig. 1 jako Cft, Q2..., Qpf sa zatem wyjsciami sterownika, a ich stan zalezy od aktualnego taktu i sposobu za- 25 programowania, co pokazano na fig. 2.Kazdy z ukladów logicznych taktów 1 posiada wejscie ustawiajace S oraz wyjscie N, na którym pojawia sie impuls, gdy na wejsciach blokad ze¬ wnetrznych B, wejsciu zegarowym Z i wyjsciu T 30 osiagany jest stan logiczny „1". Wyjscie N po¬ przedniego ukladu logicznego taktu 1 jest pola¬ czone z wejsciem ustawiajacym S nastepnego ukladu taktu. Zakonczenie taktu poprzedniego wy¬ znaczone przez koincydencje sygnalów na wejsciu 35 blokujacym B i wejsciu zegarowym Z powoduje ustawienie taktu nastepnego, co pokazano na fig. 2.Wyjscie Nn ostatniego z ukladów logicznych tak¬ tów 1 jest polaczone z wejsciem ustawiajacym SI pierwszego ukladu taktu, poprzez uklad logicz- 40 ny 6, do wejscia którego podlaczone jest wyjscie przerzutnika 7 sluzacego do startowania i zatrzy¬ mywania automatu za pomoca zewnetrznych sy¬ gnalów start i stop podawanych na jego wejscia.Kazdy z ukladów logicznych taktów 1 posiada 45 ponadto wejscie SR polaczone z wyjsciem prze¬ rzutnika 8, na którego wejscia podawane sa ze¬ wnetrzne sygnaly SA i SR w zaleznosci od tego, czy automat ma pracowac w cyklu automatycz¬ nym; czy ma byc sterowany recznie. Przy sterowa- 50 niu recznym ustawienie wymaganego taktu na¬ stepuje przez podanie zewnetrznego sygnalu na jedno z wejsc SR1, SR2..., SRN odpowiedniego ukladu logicznego taktu 1, przy czym jednoczes¬ nie nastepuje skasowanie poprzednio ustawionego 55 taktu. Uzyskano to poprzez polaczenie wyjsc Rl, R2..., RN wszystkich ukladów logicznych taktów 1 z wejsciami ukladu logicznego 9, którego wyjscie jest polaczone poprzez uklad rózniczkowania cy¬ frowego 10 z wejsciem uklarfu automatycznego ka- ^ sowania 11, którego wyjscie polaczone jest z wej¬ sciem K kazdego z ukladów logicznych taktów 1 poprzez uklad logiczny 12. Uklad automatycznego kasowania 11 sluzy do automatycznego wyzerowa¬ nia sterownika po wlaczeniu napiecia zasilajacego 65 4 lub do kasowania recznego za pomoca zewnetrz¬ nego sygnalu kasowanie podanego na jego wejscie..Sterownik zawiera równiez uklad stopu awaryj¬ nego 13, którego wyjscie jest polaczone z wejsciem, ukladu logicznego 12 oraz z kolumna matrycy pro¬ gramujacej taktów 3. Podanie zewnetrznego sy¬ gnalu na wejscie ukladu stopu awaryjnego 13 po¬ woduje ustawienie jego wyjscia, a co za tym idzie odpowiednie, uprzednio zaprogramowane ustawie¬ nie elementów wykonawczych 4 przy jednoczesnym wyzerowaniu wszystkich ukladów logicznych tak¬ tów 1.W sterowniku istnieje mozliwosc programowego ustalania czasu trwania poszczególnych taktów za pomoca matrycy programujacej zegara 2, której rzedy polaczono z wejsciami komparatora 14. Do- odmierzania okreslonego czasu zastosowano zegar zawierajacy generator zegarowy 15 o regulowanej czestotliwosci, którego wyjscie polaczone jest po¬ przez uklad logiczny 16 z wejsciem licznika 17, którego wyjscia sa polaczone z wejsciami kompa¬ ratora 14.Ponadto zegar zawiera przearzoitnik 18, któ¬ rego wejscie ustawiajace S polaczone jest z wyj¬ sciem ukladu logicznego 19, którego wejscia sa po¬ laczone ze wszystkimi wejsciami SI, S2..., SN ukla¬ dów logicznych taktów 1. Wejscie kasujace R prze¬ rzutnika 18 i wejscie kasujace licznika 17 jest po¬ laczone z wyjsciem koimpartora 14 i wyjsciem ukla¬ du automatycznego kasowania 11. Wyjscie proste Q przerzutnika 18 polaczone jest z wejsciem gene¬ ratora zegarowego 15 i wejsciem ukladu logiczne¬ go 16, a wyjscie zanegowane Q jest polaczone z wejsciem zegarowym Z kazdego z ukladów logicz¬ nych taktów 1.Kazde rozpoczecie nowego taktu powoduje poja¬ wienie sie impulsu na wyjsciu ukladu logicznego. 19 i ustawienie przerzutnika 18 i uruchomienie ge¬ neratora zegarowego 15 oraz licznika 17. Jednocze¬ snie na wejscie komparatora 14 podana zostaje kombinacja binarna zakodowana na matrycy pro¬ gramujacej zegara 2 a odpowiadajaca zaprobramo¬ wanemu czasowi trwania danego taktu na przy¬ klad czasowi t4 trwania taktu T4, co pokazano na fig. 2. Z chwila osiagniecia przez licznik 17 stanu odpowiadajacego stanowi zaprogramowanemu to znaczy po uplynieciu okreslonego czasu na wyj¬ sciu komparatora 14 otrzymujemy sygnal, który powoduje wyzerowanie przerzutnika 18 i licznika 17 i zatrzymanie generatora zegarowego 15. Na wejsciu zegarowym Z ukladu logicznego aktualne¬ go taktu 1 otrzymujemy sygnal logiczny „1" i jesli blokada tego taktu równiez przyjmuje wartosc lo¬ giczna „1", to nastepuje przejscie do taktu nastep¬ nego i ponowne uruchomienie cyklu odmierzania czasu. W ten sposób takt po takcie realizowana jest zaprogramowana dla danego automatu sekwencja stanów. - Zastrzezenia patentowe 1. Elektroniczny asynchroniczny sterownik pro¬ gramowany zawierajacy kaskadowo polaczone ukla¬ dy logiczne taktów, posiadajace wejscia do podla¬ czania blokad zewnetrznych oraz matryce progra-5 116 715 6 mujaca, z rzedów której sterowane sa, poprzez wzmacniacze, elementy wykonawcze automatu, znamienny tym, ze do kolumn matrycy programu¬ jacej taktów (3) podlaczone sa kolumny matrycy programujacej zegara (2), której rzedy polaczone sa z wejsciami komparatora (14), którego wyjscie polaczone jest z wejsciem kasujacym przerzutnika (18), przy czym jego wyjscie zanegowane polaczo¬ ne jest z kazdym z ukladów logicznych taktów (1), a wyjscie proste polaczone jest z generatorem ze¬ garowym (15) i poprzez uklad logiczny (16) z licz¬ nikiem (17), którego wyjscia polaczone sa z wej¬ sciami komparatora (14). 2. Sterownik wedlug zastrz. 1, znamienny tym, ze kazdy z ukladów logicznych taktów (1) polaczo^ ny jest z ukladem logicznym (19), którego wyjscie polaczone jest z wejsciem ustawiajacym przerzut¬ nika (18).FI6.1 x Qp I6* I r ie» |B IZ V" V* \\ \Bk-4 IG \°2 T 1 1 1 1 " l i i h i— i "i —1 1 1 J 1 1 1 1 1 1 1 1 1 -1 ¦ 1 ¦p 1 1 rn 1 i i i i i i i i—i 1 i i . ! t» i i i 1 T1 i i i i x i ri i i— m 1 i i __ i i i i i ^ i ^ ' I I I I I I I I % FIG.Z PL