Przedmiotem wynalazku jest uklad do lokaliza¬ cji uszkodzen w pakietach cyfrowych.Znany jest z polskiego opisu patentowego nr 102 622 uklad do automatycznego testowania pa¬ kietów z elektronicznymi ukladami logicznymi.Znany uklad zawiera interface komputera pola¬ czony z rejestrem wejsciowym, którego wyjscia równolegle polaczone sa poprzez nadajnik sygnalu z kontrolowanymi punktami pakietu badanego, przy czym punkty te polaczone sa równiez z wejsciami równoleglymi rejestru wyjsciowego. Wyjscie sze¬ regowe rejestru wyjsciowego polaczone jest z in- terfacem komputera. Znany jest równiez uklad posiadajacy nasadki, wkladane na badane elemen¬ ty — uklady scalone, wykorzystywane do porów¬ nania sygnalów elementu badanego z elementem wzorcowym. Pierwszy z wyzej wymienionych u- kladów pozwala na zbadanie prawidlowosci pra¬ cy pakietu cyfrowego jako calosci jedynie od stro¬ ny laczówki.Drugi z wymienionych ukladów pozwala jedynie na sprawdzenie prawidlowosci pracy pojedynczych mikroukladów, bez mozliwosci zbadania calosci pa¬ kietu na przyklad polaczen pomiedzy mikrouklada¬ mi.Celem rozwiazania wedlug wynalazku jest uklad pozwalajacy na badanie pakietów cyfrowych za¬ równo od strony zlacza jak i poszczególnych mi¬ kroukladów. Cel ten osiagnieto przez polaczenie 30 10 15 20 25 2 zespolu nasadek naprzemiennie z wejsciami rów¬ noleglymi rejestru wejsciowego i poprzez nadajnik sygnalów, z wolnymi wejsciami równoleglymi re¬ jestru wyjsciowego. Wyjscia szeregowe rejestrów wejsciowego i wyjsciowego sa polaczone poprzez zespól bramkujacy z interface komputera. Dzieki takiemu ukladowi bada sie pakiet cyfrowy za¬ równo od strony zlacza jak i poszczególnych mi¬ kroukladów, eliminujac specjalne oprogramowanie komputera.Przedmiot wynalazku przedstawiony jest w przy¬ kladzie wykonania na rysunku przedstawiajacym schemat blokowy ukladu.Uklad posiada rejestr wejsciowy 1, którego wyj¬ scia równolegle sa polaczone z wejsciami nadajni¬ ków sygnalów 2 a wyjscia nadajników sygnalów 2 sa polaczone ze zlaczem pakietu badanego 3 i wej¬ sciami równoleglymi rejestru wyjsciowego 4. In¬ terface komputera 5 jest polaczony z wejsciem szeregowym rejestru wejsciowego 1.Wyjscie zespolu bramkujacego 6 polaczone jest z interface komputera 5 natomiast jej wejscia po¬ laczone sa z wyjsciami szeregowymi rejestrów 1 i 4. Zespól nasadek 7 polaczony jest bezposrednio z wejsciami równoleglymi rejestru 1 lub tez po¬ przez nadajniki sygnalów 2 z rejestrem 4.Dzialanie ukladu jest opisane nizej. Badany pa¬ kiet umieszcza sie w zlaczu 3. Z komputera wpro¬ wadza sie do rejestru 1 sygnaly nadawcze, pobu- 115 873s lis m dzajace badany pakiet poprzez nadajniki sygna¬ lów 2. Sygnaly odpowiedzi badanego pakietu sa wprowadzane do rejestru 4 a nastepnie poprzez zespól bramkujacy 6 do komputera 5, gdzie sa porównywane z sygnalami wzorcowymi.Celem szczególowej lokalizacji uszkodzenia pa¬ kietu cyfrowego na wyznaczone mikrouklady za¬ klada sie nasadki, a nastepnie pobudza sie pakiet od strony zlacza w sposób opisany wyzej, przy czym sygnaly odpowiedzi z mikroelementów wpi¬ sywane sa do rejestru 1 i przesylane sa poprzez zespól bramkujacy 6 do komputera 5 gdzie naste¬ puje ich porównanie z sygnalami wzorcowymi. W tym przypadku zawartosc rejestru 4 jest pomijana w analizie. W przypadku kiedy zlacze badanego pakietu posiada mniejsza ilosc styków niz pojem¬ nosc rejestru 4, zespól nasadek 7 dolacza sie za posrednictwem nadajników sygnalów 2 do wol¬ nych pozycji rejestru 4, tak ze sygnal odpowiedzi z mikroukladów stanowi przedluzenie sygnalów odpowiedzi ze zlacza.JM 16 20 Zastrzezenie patentowe Uklad do lokalizacji uszkodzen w pakietach cy¬ frowych posiadajacy rejestr wejsciowy, którego wyjscia równolegle sa polaczone z wejsciami na¬ dajnika sygnalów, a wyjscia nadajnika sygnalów sa polaczone ze zlaczem pakietu badanego i wej¬ sciami równoleglymi rejestru wyjsciowego, przy czym uklad posiada równiez komputer, którego interface jest polaczony z wejsciem szeregowym rejestru wejsciowego, zespól bramkujacy i zespól nasadek, znamienny tym, ze zespól nasadek (7) polaczony jest naprzemiennie z wejsciami równo¬ leglymi rejestru wejsciowego (1) i poprzez nadaj¬ niki sygnalów (2), z wolnymi wejsciami równole¬ glymi rejestru wyjsciowego (4), natomiast wyjscia szeregowe rejestrów wejsciowego (1) i wyjsciowe¬ go (4) sa polaczone, poprzez zespól bramkujacy (6) z interface komputera (5).J-rf -L-l DN-3, z. 160/82 Cena 100 zl PL