Przedmiotem wynalazku jest uklad liczników o duzej pojemnosci z wykorzystaniem pamieci RAM.W dotychczasowych rozwiazaniach do budowy liczników uzywano uklady liczace typu SN7490.Wada tych liczników jest to, ze wymagaja one do budowy bardzo duzej ilosci ukladów scalonych. I tak na przyklad do zbudowania czterech liczników o po¬ jemnosci 108—1 kazdy trzeba by uzyc 32 dekady typu SN7490, a do samej indykacji stanów tych liczników nalezaloby uzyc co najmniej 8 deszyfra- torów oraz 16 multiplekserów typu SN153 podlacza¬ jacych poszczególne dekady do wyswietlaczy.Celem wynalazku jest opracowanie ukladu licz¬ ników o duzej pojemnosci nie posiadajacego wyzej wymienionej wady. Cel ten osiagnieto w ukladzie, w którym wyjscia pamieci RAM sa polaczone z wejsciami pamieci operacyjnej, wyjscia pamieci operacyjnej polaczone sa z odpowiednimi wejscia¬ mi sumatora dziesietnego, zas wyjscie sumatora Jf dziesietnego polaczone jest z wejsciami danych ukladu pamieci, ponadto wyjscie przeniesienia su¬ matora jest polaczone z wejsciem pamieci przenie¬ sienia sumatora, a sterowanie ukladu odbywa sie poprzez uklad sterujacy, który w zaleznosci od in- n formacji pojawiajacych sie na jego wejsciach in¬ formacyjnych powoduje wywolanie z pamieci ko¬ lejno wszystkich pozycji wybranego licznika i w efekcie zwiekszenie stanu tego licznika.Uklad jest blizej objasniony na przykladzie wy- 30 konania przedstawionym na rysunku, który przed¬ stawia schemat blokowy ukladu.Uklad sklada sie z pamieci PI w sklad której wchodza uklady Ml, M2...Mn, pamieci operacyjnej P2, pamieci przeniesienia P3, sumatora S oraz ukla¬ du sterujacego Us. W omawianym zastosowaniu wykorzystuje sie pamieci RAM zorganizowane w slowa czterobitowe. Kazde takie slowo czterobitowe moze pelnic funkcje jednej pozycji licznika dziesiet¬ nego. Na jednym takim ukladzie mozna wiec zbu¬ dowac jeden licznik o pojemnosci 1016—1 lub dwa o pojemnosci 108—1 kazdy.Dzialanie ukladu jest oparte na dodaniu zlicza¬ nego impulsu do slowa pamieci, reprezentujacego najmniej znaczaca pozycje wybranego licznika oraz na dodaniu ewentualnych przeniesien na wyzszych pozycjach.Przed rozpoczeciem procesu zliczania nalezy wy¬ konac operacje zerowania stanu pamieci. Zerowanie to odbywa sie w ten sposób, ze uklad sterujacy Us wymusza stan „0000" na wyjsciu pamieci operacyj¬ nej P2 oraz „0" na wyjsciu pamieci przeniesienia P3, a nastepnie wybierajac kolejno slowa pamieci RAM dokonuje wpisanie do tych komórek stanu be¬ dacego na wyjsciu sumatora, a wiec stanu „0000".Zliczenie impulsu odbywa sie w ten sposób, ze uklad sterujacy Us wymusza „1" na wyjsciu pamieci przeniesienia P3, wybiera najmniej znaczaca pozycje okreslonego licznika (wybieranie odbywa sie przez podanie odpowiedniej kombinacji zero-je- 110 699110 699 3 d^nkowej na wejscia A0, Al, A2, A3 oraz Cs pa¬ mieci), zarejestrowane na tej pozycji slowo cztero- bitowe zostaje przeniesione do pamieci operacyjnej której wyjscia sa polaczone z odpowiednimi wejs¬ ciami sumatora dziesietnego S. Stan z wyjscia te¬ go sumatora dzieki podaniu impulsu zapisu z ukla¬ du sterujacego Us zostaje wpisany na najmniej znaczaca pozycje pamieci PI. Jednoczesnie do pa¬ mieci przeniesienia P3 zostaje wpisany aktualny stan przeniesienia sumatora S po to, by w nastep¬ nym takcie dodac go do stanu nastepnej pozycji.Nastepnie uklad sterujacy poprzez odpowiednie sterowanie wejsciami adresowymi pamieci powodu¬ je wpisywanie do pamieci operacyjnej P2 kolejno stanu nastepnych pozycji wybranego licznika od najmniej znaczacej do najbardziej znaczacej, do¬ danie przeniesienia z pozycji mniej znaczacej zapi¬ sanego w pamieci przeniesienia P3 i ponowne wpi¬ sanie wyniku na te sama pozycje pamieci.Po dokonaniu tej operacji uklad steru jacy Us mo¬ ze spowodowac przelaczenie bloku pamieci RAM na odczyt i wywolujac kolejno slowa pamieci moze przekazywac do ukladu indykacji aktualny stan licz¬ ników. Proces ten moze odbywac sie przez caly czas pracy przyrzadu; zaliczenie kolejnego impulsu do dowolnego licznika, procesu indykacji nie za¬ klóci gdyz przy zastosowaniu w ukladzie steruja¬ cym generatora taktujacego o czestotliwosci na IB 20 25 przyklad 1 MHz dodanie impulsu nie trwa dluzej niz 10 mikrosekund.W wypadku duzej czestotliwosci zliczanych im¬ pulsów w ukladzie indykacji nalezy zastosowac do¬ datkowe uklady pamieci RAM.Uklad ten szczególnie nadaje sie do zastosowania w przyrzadach zawierajacych kilka liczników o du¬ zej pojemnosci z kolejnym wyswietlaniem wyni¬ ków.Zastrzezenie patentowe Uklad liczników o duzej pojemnosci wykorzystu¬ jacy pamieci RAM, znamienny tym, ze wyjscia pa¬ mieci RAM (PI) sa polaczone z wejsciami pamieci operacyjnej (P2), wyjscia pamieci operacyjnej (P2) sa polaczone z odpowiednimi wejsciami sumatora dziesietnego (S), zas wyjscie sumatora, dziesietnego (S) jest polaczone z wejsciami danych ukladu pa¬ mieci (PI), ponadto wyjscie przeniesienia sumato¬ ra (S) jest polaczone z wejsciem pamieci przenie¬ sienia (P3), a wyjscie pamieci przeniesienia (P3) z wejsciem pamieci przeniesienia sumatora (S), a ste¬ rowanie ukladem odbywa sie poprzez uklad steru¬ jacy (Us), który w zaleznosci od informacji pojawia¬ jacych sie na jego wejsciach informacyjnych powo¬ duje wywolanie z pamieci (PI) kolejno wszystkich pozycji wybranego licznika i w efekcie zwiekszenie stanu tego licznika o „1". • LDA. Zakl. 2. Zam. 491/ai. Nakl. 110 egz.Cena 45 zl PL