Przedmiotem wynalazku jest element realizujacy logiczna funkcje wiekszosciowa, przeznaczony do pracy w ukladach decyzyjnych, w których stan logiczny wyjscia ma odzwierciedlac stan logiczny wiekszosci wejsc.Znane sa seryjnie produkowane elementy realizujace logiczna funkcje wiekszosciowa, zwane zwykle bram¬ kami wiekszosciowymi, jak na przyklad pieciowejsciowa bramka wiekszosciowa typu MC 14530 firmy Motorola.Wada dotychczas produkowanych bramek wiekszosciowych jest brak mozliwosci laczenia ich w celu zyskania ukladów o duzej liczbie wejsc.Istota wynalazku polega na skonstruowaniu bramki podstawowej, o strukturze ekspendywnej, pozwalajacej poprzez proste laczenie tych bramek uzyskac uklad o dowolnej liczbie wejsc.Bramka podstawowa zawiera dwa przetworniki cyfrowo-analogowe o jednakowej wadze logicznej wszystkich wejsc, z których wejscia pierwszego przetwornika sa polaczone z odpowiednimi wejsciami drugiego przetwornika poprzez uklady odwracajace faze. Wejscia glówne pierwszego przetwornika stanowia wejscia bramki podstawowej a dodatkowe wejscie tego przetwornika polaczone poprzez uklad odwracajacy faze stanowi wejscie dodatkowe bramki podstawowej. Ponadto zawiera dwuwejsciowy wzmacniacz róznicowy, którego wejscia sa polaczone z wyjsciami analogowymi przetworników, stanowiace równoczesnie wejscia ekspandywne bramki podstawowej, natomiast wyjscie wzmacniacza jest równoczesnie wyjsciem bramki podstawowej. Odmiana rozwia¬ zania bramki podstawowej zawiera przetworniki cyfrowo-analogowe o zakodowanych binarnie wagach logicznych wejsc glównych, które sa poprzez uklady odwracajace faze polaczone ze soba oraz z wyjsciami sumatora, którego wejscia glówne oraz polaczone poprzez uklad odwracajacy faze wejscie dodatkowe o wadze logicznej równej jednosci logicznej pierwszego przetwornika stanowi wejscie bramki podstawowej.Dla uzyskania bramek wiekszosciowych o duzej liczbie wejsc laczy sie równolegle wejscia ekspandywne bramek podstawowych przy czym, przy laczeniu parzystej liczby, bramek podstawowych, w celu uzyskania nieparzystej liczby wejsc, laczy sie dodatkowo dowolne wejscie jednej bramki podstawowej oraz jej wejscie równowazace z masa ukladu.Powyzsze rozwiazanie odznacza sie znaczna prosotota ukladu, pozwalajaca na opracowanie bramki o stru¬ kturze zintegrowanej.i 110275 Przedmiot wynalazku zostal uwidoczniony w przykladach wykonania, na rysunku, którego fig. 1 przedsta¬ wia uklad polaczen podstawowej bramki wiekszosciowej, fig. 2 - odmiane wykonania bramki podstawowej, fig. 3 - uklad polaczen parzystej liczby bramek podstawowy cli, a fig. 3b - uklad polaczen nieparzystej liczby podstawowych bramek wiekszosciowych.Podstawowa bramka wiekszosciowa M wedlug wynalzku, (fig. 1) sklada sie z dwóch przetworników cyfro¬ wo-analogowych 1 i 2 posiadajacych jednakowa wage logiczna wszystkich wejsc oraz ze wzmacniacza róznico¬ wego 3. Wyjscia Yl i Y2 przetworników cyfrowo-analogowych 1 i 2 sa polaczone z wejsciami Wi i W2 wzmacnia¬ cza róznicowego 3, którego wyjscie Y stanowi wyjscie podstawowej bramki wiekszosciowej M, natomiast wejscia tego wzmacniacza stanowia równoczesnie wejscia ekspandywne El i E2 bramki. Wejscia glówne li do 17 pier¬ wszego przetwornika cyfrowo-analogowego 1 sa poprzez uklady odwracajace faze 4i do 47 polaczone równo¬ legle z wejsciami 2i do 27 drugiego przetwornika cyfrowo-analogowego 2. Wejsciami Xi do X7 podstawowej bramki wiekszosciowej sa wejscia glówne 1] do 1 7 pierwszego przetwornika cyfrowo-analogowego 1. Dodatko¬ we wejscie 1$ przetwornika cyfrowo-analogowego 1 jest polaczone z ukladem odwracajacym faze 4S, którego wejscie stanowi wejscie równowazace P bramki podstawowej. Wejscie równowazace P sluzy do wyeliminowania jednego wejscia bramki wiekszosciowej podczas ekspandywnego laczenia parzystej liczby bramek podstawowydi.Dzialanie podstawowej bramki wiekszosciowej wedlug fig. 1 jest nastepujace: Wielkosc napiecia na wyjsciach Yi i Y2 przetworników cyfrowo-analogowych 1 i 2 odzwierciedla stan logi¬ czny wejsc Xi do X7 podstawowej bramki wiekszosciowej. Jezeli zalozy sie, ze napiecie na wyjsciu Yt pier¬ wszego przetwornika cyfrowo-analogowego 1 odzwierciedla liczbe jedynek logicznych na wejsciach Xi do X7, to na skutek odwrócenia fazy sygnalu podawanego na wejscia 2X do 27 drugiego przetwornika cyfrowo-analogo¬ wego 2, napiecie na wyjsciu Y2 tego przetwornika odzwierciedla ilosc zer logicznych na wejsciach Xi do X7 •podstawowej bramki wiekszosciowej M. Poniewaz liczba wejsc jest nieparzysta, napiecia na wyjsciach Yt do Y2 przetworników cyfrowo-analogowych 1 i 2 nie moga byc równe. Jezeli na wejsciach Xx do X7 podstawowej bramki wiekszosciowej M podane jest wiecej jedynek logicznych niz zer, to napiecie na wyjsciu Ya jest wieksze niz na wyjsciu Y2. Jezeli na wejsciach Xi do X7 wystepuje wiecej zer niz jedynek to sytuacja jest odwrotna. Tak wiec w zaleznosci ód stanu logicznego wejsc Xi do X7 róznica napiec miedzy wejsciami Wx i W2 wzmacniacza róznicowego 3 zmienia swój znak. Poniewaz zastosowany w ukladzie wzmacniacz róznicowy 3 ma na tyle duze wzmocnienie, ze napicie na jego wyjsciu Y zalezy od znaku a nie od wielkosci róznicy napiec na jego wejsciach Wi i W2, to napiecie na wyjsciu Y bedzie przyjmowalo, w zaleznosci od stanu wejsc, dwie wartosci-maksymalna i minimalna, które odpowiadaja logicznej jedynce i zeru. W ten sposób na wyjsciu Y podstawowej bramki wie¬ kszosciowej odziwerciedlony zostaje stan logiczny wiekszosci wejsc Xi do X7.Inna wersja ukladu bramki wiekszosciowej M wedlug wynalazku pokazana na fig. 2 sklada sie z dwóch przetworników cyfrowo-analogowych T i 2' o zakodowanych binarnie wagach logicznych wejsc. Podobnie jak w ukladzie wedlug fig. 1 pierwszy przetwornik cyfrowo-analogowy 1' posiada dodatkowe wejscie 1'4 o wadze logicznej równej jednosci, które'poprzez uklad odwracajacy faze 1'4 jest polaczony z.wejsciem równowazacym P brami wiekszosciowej MT Wyjscia Y^ i Y'2 przetworników cyfrowo-analogowych 1*1 2* sa polaczone odpowie¬ dnio z Wejsciami Wt i W2 wzmacniacza róznicowego 3', którego wyjscie Yl stanowi wyjscie bramki wiekszoscio¬ wej M. Wejscia glówne l'i, F2 i 1'3 pierwszego przetwornika cyfrowo-analogowego 1' poprzez uklady odwraca¬ jace faze 4'i, 4'2 i s4'3 polaczone sa równolegle z wejsciami 2\ , 2'2 i 2V drugiego przetwornika cyfrowwo-ana- logowego 2' oraz bezposrednio z wyjsciami Q i Q2 ' i Q 3 sumatora 5', którego wejscia 5'i do 5*7 stanowia wejscia Xi do X'7 bramki podstawowej M. Sumator 5' ma jednakowa wage logiczna wszystkich wejsc 5'i do 5'7, natomiast waga logiczna wyjsc O i (&i Q 3 jest zakodowana binarnie, podobnie jak waga logiczna wejsc przet¬ worników cyfrowo-analogowych Ti 2\ Dzialanie bramki wijekszocciowej wedlug wynalazku pokazanej na fig. 2 jest podobne jaki dzialanie bramki wiekszosciowej wedlug fig;l< z ta róznipa, ze stafi wcjsc'X4 do X7 bramki podstawowej M a wiec stan wejsc 5'i do 5'7 sumatora 5 odzwierciedlony jest w formie binarnej, na wyjsciach Q'i Q' 2 Q^3 sumatora 5'. Sygnal z wyjsc sumatora 5' podawany jest bezposrednio na wejscia glówne i\, V2 i 1'3 pierwszego przetwornika cyfrowo-analogowego 1 a przez uklady odwracajace faze 4\, przetwornika cyfrowo-analogowego 2\ Dalsze dzialanie ukladu jest takie same jak opisano poprzednio.W tak zbudowanych bramkach wiekszosciowych problem zwiekszenia ilosci wejsc sprowadza sie do pro¬ blemu zwiekszenia ilosci wejsc przetworników cyfrowo-analogowych, co uzyskuje sie poprzez równolegle pola¬ czenie ich wyjsc. W zwiazku z tym zwiekszona liczbe wejsc w stosunku do liczby wejsc podstawowej bramki wiekszosciowej M uzyskuje sie przez polaczenie ze soba dodatkowych wejsc Ej i E2 uzytych bramek podstawo¬ wych M. Przy laczeniu nieparzystej liczby bramek podstawowych M (fig. 3b) , poniewaz laczna liczba wejsc jest nieparzysta polaczenie ogranicza sie do równoleglego laczenia ze soba ekspandywnych wej^sc Ei iE2 bramek110275 3 podstawowych. Natomiast w celu ekspandywnego laczenia parzystej liczby bramek wiekszosciowych M (fig. 3a), struktura wewnetrzna bramki przewiduje mozliwosc wyeliminowania oddzialywania jednego z wejsc Xi do X7 na stan wyjsc X bramki M W tym celu kazda bramka podstawowa posiada dodatkowe wejscie równowazace P, które poprzez uklad odwracajacy faze 48 lub 4 4 jest polaczone z wejsciem 18 lub 1'4 przetwornika cyfrowo- analogowego 1 lub T.Polaczenie wejscia P z masa to znaczy podanie logicznego zera, powoduje na wyjsciu pierwszego przetwor¬ nika cyfrowo-analogowego 1 lub 1' taka sama zmiane napiecia jak podanie zera logicznego na jedno z wejsc Xj do X7 bramki wiekszosciowej M wywaluje na wyjsciu drugiego przetwornika cyfrowo-analogowego 2 lub 2\ Dlatego tez wyeliminowanie jednego wejscia bramki wiekszosciowej M odbywa sie przez zwarcie jednego z wejsc X! do X7 tej bramki z wejsciem równowazacym P oraz z masa ukladu.Przy ekspandywnym laczeniu podstawowych bramek wiekszosciowych wedlug wynalazku, wyjscie Y kazdej z bramek podstawowych moze sluzyc jako wyjscie wypadkowej bramki.wiekszosciowej.Zastrzezenia patentowe 1. Element realizujacy logiczna funkcje wiekszosciowa o dowolnej liczbie wejsc, stanowiacy zwielokrotnio¬ na bramke podstawowa, znamienny tym, ze podstawowa bramka (M) zawiera dwa przetworniki cyfrowo- -analogowe (1) i (2) o jednakowej wadze logicznej wszystkich wejsc, z których wejscia glówne (li) do (17) pierwszego przetwornika sa polaczone z odpowiednimi wejsciami (2i) do (2 7) drugiego przetwornika poprzez uklady odwracajace faze (44) do (47), przy czym wejscia glówne pierwszego przetwornika stanowia wejscia (Xj) do (X7) bramki podstawowej, a dodatkowe wejscie (18) tego przetwornika polaczone poprzez uklad odwracaja¬ cy faze (48) stanowi wejscie równowazace (?) bramki podstawowej, ponadto zawiera dwuwejsciowy wzmacniacz róznicowy (3), którego wejscia sa polaczone z wyjsciami analogowymi (Yj) i (Y2) przetworników (1) i (2), stanowiace równoczesnie wejscia ekspandywne (Et) i (E2) bramki podstawowej, natomiast wyjscie wzmacniacza (3) jest równoczesnie wyjsciem (Y) bramki podstawowej (M). 2. Element wedlug zastrz. 1, znamienny tym, ze zwiekszona liczbe wejsc uzyskuje sie przez równolegle polaczenie wejsc Wkspandywnych (E^ i (E2) bramek podstawowych (M), przy czym przy laczeniu parzystej liczby bramek laczy sie dodatkowo dowolne wejscie jednej bramki podstawowej oraz jej wejscie równowazace (?) z masa ukladu. 3. Element realizujacy logiczna funkcje wiekszosciowa, o dowolnej liczbie wejsc, stanowiacy zwielokro¬ tniona bramke podstawowa, znamienny t y m, ze bramka podstawowa (M) zawiera dwa przetworniki cyfrowo-analogowe, o zakodowanych binarnie wagach logicznych wejsc glównych (l)i) do (1'3) i (2'j) do (2'3), które sa poprzez uklady odwracajace faze (4'i) do (4 3) polaczone ze soba oraz z wyjsciami (Q'J) do (Q'3) sumatora (5'), którego wejscia (5',) do (5'7) oraz polaczone poprzez uklad odwracajacy faze (4'4) wejscie dodatkowe (1'4) o wadze logicznej równej jednosci logicznej pierwszego przetwornika stanowia wejscia bramki podstawowej (M), ponadto zawiera wzmacniacz róznicowy (3'), o wejsciach polaczonych z wyjsciami analogo¬ wymi (Y'i) i (Y'2) przetworników, które to wejscia stanowia wejscia ekspandywne (Ej) i (E2) bramki podstawo¬ wej, natomiast wyjscia wzmacniacza (3') jest równoczesnie wyjsciem (Y) bramki podstawowej (M). 3. Element wedlug zastrz. 1 lub2, znamienny tym ze zwiekszona liczbe wejsc uzyskuje sie przez równolegle polaczenie wejsc ekspandywnych (Ej) i (E2) bramek podstawowych (M), przy czym przy laczeniu parzystej liczby bramek laczy sie dodatkowo dowolne wejscie jednej bramki podstawowej oraz jej wejscie równowazace (?) z masa ukladu.110275 V ih h Xj & o & & o 6 & o X6 n Y2I 2 £J goJ A p W2|3 fi c) 6 |j^ fy.l M „J Yi r 1; j£l 5j 5z 5$ £ 5s 5c 5?| L*.#» Z' 2, Zz Zs uu A \\Xel 6000600 0 Wi m $.M .j Fi<). 2110275 «} Fii). 3 W t PL