Przedmiotem wynalazku jest uklad elektryczno- logiczny próbnika poziomów logicznych, przezna¬ czony do badania i analizowania cyfrowych u- kladów logicznych.Dotychczas do badania cyfrowych ukladów lo¬ gicznych stosuje sie oscyloskopy z pamiecia, lub inne przyrzady pomiarowe.Uklad wedlug wynalazku zawiera elementy lo¬ giczne, tranzystor, diody pólprzewodnikowe, kon¬ densatory i rezystory a jego istota jest to, ze dwa elementy logiczne tworza zespól monowibratorów i sa polaczone ze soba w ten sposób, ze wejsciem zespolu jest wejscie pierwszego elementu, które¬ go wyjscie jest polaczone z wejsciem drugiego elementu, a wyjscie pierwsze elementu drugiego laczy sie poprzez kondensator z drugim wejsciem elementu pierwszego, zas wyjscie drugie elemen¬ tu drugiego laczy sie poprzez kondensator z wejs¬ ciem elementu drugiego i stanowi wyjscie zespo¬ lu. Drugie wejscie elementu pierwszego jest po¬ laczone z dodatnim biegunem zródla zasilania po¬ przez rezystor i z masa ukladu poprzez diode krze¬ mowa lub zespól diod, a wejscie elementu dru¬ giego laczy sie z dodatnim biegunem zródla za¬ silania poprzez rezystor i z masa ukladu poprzez diode krzemowa lub zespól diod.Uklad wedlug wynalazku jest podrecznym przy¬ rzadem diagnostycznym i pozwala na proste i 11 15 21 25 30 szybkie sprawdzanie i analizowanie dzialania cy¬ frowych ukladów logicznych.Przedmiot wynalazku jest uwidoczniony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat elektryczno-logiczny ukladu, a fig. 2 przebiegi impulsów elektrycznych w po¬ szczególnych punktach ukladu.Uklad sklada sie z elementów logicznych 1—12, monowibratorów Ml i M2, tranzystora Tl, rezy¬ storów Rl—R8, diod pólprzewodnikowych Dl—D5 i kondensatorów Cl i C2, polaczonych ze soba w ten sposób, ze wejsciem ukladu jest wejscie elementu logicznego 1, które jest polaczone po¬ przez rezystor R3 z baza tranzystora Tl. Wyjscie elementu logicznego 1 jest polaczone z wejsciem elementów logicznych 2, 4 i 10. Wyjscie elementu logicznego 2 jest polaczone z wejsciem elementów logicznych 3 i 6 i z drugim wejsciem elementu logicznego 4. Wyjscie Q elementu logicznego 3 (spelniajacego funkcje logiczna Q = AB i Q = negacja Q) jest polaczone z drugim wejsciem ele¬ mentu 2 poprzez kondensator Cl oraz z drugim wejsciem elementu 6, a wyjscie Q elementu 3 jest polaczone z drugim wejsciem tego elementu po¬ przez kondensator C2 oraz z wejsciem elementu 8.Wyjscie elementu 4 jest polaczone z wejsciem monowibratora Ml a wyjscie monowibratora Ml laczy sie z wejsciem elementu 5, Drugie wejs- 109 398109 398 cie elementu 5 jest polaczone z drugim wejsciem elementu 2 oraz poprzez rezystor Rl z do¬ datnim biegunem zródla zasilania Uz oraz z masa ukladu poprzez diode krzemowa Dl. Wyjscie ele¬ mentu 5 jest polaczone z drugim wejsciem ele¬ mentu 8, a wyjscie elementu 8 jest polaczone z wejsciem elementu 9. Wyjscie elementu 6 jest po¬ laczone z wejsciem monowibratora M2, który la¬ czy sie z wejsciem elementu 7. Drugie wejscie elementu 7 jest polaczone z drugim wejsciem ele¬ mentu 3 i poprzez rezystor R2 z dodatnim bie¬ gunem zródla zasilania Uz oraz poprzez diode krzemowa D2 z masa ukladu.Wyiscie elementu 7 jest polaczone z drugim weisciem elementu 9. Wyjscie elementu 9 jest polaczone z wejsciem elementu 12. Baza tran¬ zystora Tl jest polaczona z masa ukladu poprzez rezystor R4 oraz z wyjsciem elementu 11 poprzez rezystor R5. Emiter tranzystora Tl jest polaczony z masa ukladu, a kolektor z wejsciem elementu logicznego 11 oraz z dodatnim biegunem zródla zasilania Uz poprzez rezystor R6. Drugie wejscie elementu 11 laczy sie z wyjsciem elementu 10 a wyiscie elementu 11 laczy sie równiez z drugim weisciem elementu 12 oraz z katoda diody D5.Wyjscie elementu 12 laczy sie z katoda diody D3.Anoda diody D3 laczy sie z katoda diody D4 oraz poprzez rezystor R7 z anoda diody D5. Anoda dio¬ dy luminescencyjnej D4 laczy sie poprzez rezystor R8 z dodatnim biegunem zródla zasilania ^Jz.Caly uklad próbnika jest umieszczony w obu¬ dowie w ksztalcie pióra, którego koncówke sta¬ nowi elektroda bedaca wejsciem ukladu. Wyjs¬ ciem ukladu jest dioda luminescencyjna, która swoim swiatlem wskazuje stan logiczny badane¬ go punktu ukladu cyfrowego. Uklad rozróznia po¬ ziomy logiczne „0" i „1" oraz stan wejscia nie podlaczonego. Uklad jest zasilany z zewnatrz na¬ pieciem stalym, tym samym co badany uklad cyfrowy, ze wzgledu na wspólny uklad odniesienia badanych poziomów logicznych. Uklad jest po¬ dzielony na dwa tory pomiarowe przy czym tor pierwszy sklada sie z elementów logicznych 10 i 11, tranzystora Tl, diody D5 i rezystorów R3 — R7 i sluzy do wykrywania wejsc nie podlaczonych a tor drugi stanowi pozostala czesc ukladu, która sluzy do wykrywania stanów logicznych.W torze pierwszym ukladu tranzystor Tl ma tak ustawiony punkt pracy, ze nasyca sie tylko wtedy, gdy na wejsciu ukladu jest stan logiczny i pocho¬ dzacy z wyjscia bramki sterujacej to wejscie.Uklad n\a wiec w punkcie 4 stan logiczny „0", gdy wejscie nia jest podlaczone, wtedy bowiem tranzystor Tl nie nasyca sie i punkt 2 ma stan „1" a wejscie przez elementy logiczne jest trak¬ towane jako stan „1" w zwiazku z czym punkt 3 10 15 B0 40 45 W 55 ma tez stan logiczny „1". W takim przypadku zo¬ staje otwarty obwód zlozony z diody D4 i D5 oraz rezystorów R7 i R8. Dioda D4 swieci wtedy swiatlem niepelnym. W przypadku stanów logicz¬ nych „0" i „1" na wejsciu, punkt 4 ma stan logicz¬ ny „1" w zwiazku z czym prad diody D4 moze ply¬ nac tylko przez obwód zlozony z diod D3 i D4 i rezystora R8 i jezeli ten obwód jest otwarty to dioda D4 swieci pelnym swiatlem, zas gdy jest zamkniety dioda D4 nie swieci. Swiecenie diody D4 okresla stan logiczny „1" wejscia (wtedy punkt 6 ma poziom logiczny „0"), a brak swiecenia dio¬ dy D4 oznacza stan logiczny „0" wejscia (wtedy punkt 6 ma poziom logiczny „1"). Dzialanie dru¬ giej czesci ukladu przedstawiaja przebiegi czaso¬ we napiec (poziomów logicznych) w punktach 1, 4, 5 i 6 ukladu, uwidocznione na fig. 2. Z prze¬ biegów czasowych napiec wynika, ze uklad po¬ zwala na wykrywanie zmiany stanu logicznego krótkich pojedynczych impulsów, których czas trwania wydluza sie do czasu wyraznie zauwazal¬ nego wzrokowo przez blysniecie diody lub jej zgasniecie.Uklad pozwala równiez na wykrywanie zmiany stanu logicznego, któremu towarzyszy pojedynczy impuls lub kilka bardzo krótkich impulsów, przy czym przy wiekszej czestotliwosci badanego prze¬ biegu uklad zaczyna migac ze stala czestotliwos¬ cia wlasna z tym, ze intensywnosc przygasania diody jest odwrotnie proporcjonalna do czestotli¬ wosci wejsciowej.Zastrzezenia patentowe 1. Uklad elektryczno-logiczny próbnika pozio¬ mów logicznych zawierajacy elementy logiczne, tranzystor, diody pólprzewodnikowe, kondensatc ry i rezystory, znamienny tym, ze elementy lo¬ giczne (2 i 3) tworza zespól monowibratorów i sa polaczone ze soba w ten sposób, ze wejsciem ze¬ spolu jest wejscie elementu (2), którego wyjscie jest polaczone z wejsciem (B) elementu (3), a wyjscie (Q) elementu (3) laczy sie poprzez kon¬ densator (Cl) z drugim wejsciem elementu (2), zas wyjscie (Q) elementu '(3) laczy sie poprzez kon¬ densator (C2) z wejsciem (A) elementu (3) i sta¬ nowi wyjscie zespolu. 2. Uklad wedlug zastrz. 1, znamienny tym, ze drugie wejscie elementu (2) jest polaczone z do¬ datnim biegunem zródla zasilania (Uz) poprzez re¬ zystor (Rl) i z masa ukladu poprzez diode krze¬ mowa (Dl) lub zespól diod, a wejscie (A) elemen¬ tu (3) laczy sie z dodatnim biegunem zasilania (Uz) poprzez rezystor (R2) i z masa ukladu po¬ przez' diode krzemowa (D2) lub zespól diod.109 398 n n II R« FfcDRsf T* AS \ Ds R? Fig.-I 6 1 1 1— k\—1 II ~1_ u 1 Si.IV II SS niL V S~ SS VI TTL LTLT vii rHHk Kiinuiuiiit JUUi TTli Fig. 2 PL