Przedmiotem wynalazku jest sposób ofaz uklad do zwiekszania ilosci wejsc/wyjsc adresowych z komputera w przypadku koniecznosci wspólpracy z duza iloscia obiektów zewnetrznych.Zastosowanie komputerów do sterowania liniami produkcyjnymi, a nawet calymi wydzialami wy¬ maga przesylania i odbierania informacji z lub do duzej ilosci obiektów. Informacje o stanie tych obiektów sa przetwarzane przez przetworniki po¬ miarowe na sygnaly elektryczne, a nastepnie na sygnaly cyfrowe w odpowiednim kodzie i w od¬ powiednich chwilach czasowych przesylane do od¬ powiednich rejestrów komputera.Sygnaly wysylane przez komputer sa zapamie¬ tywane w zewnetrznych rejestrach buforowych o- raz wzmacniane w sposób umozliwiajacy, oddzia¬ lywanie na obiekty sterowane. Zadania te reali¬ zowane sa przez urzadzenia sprzegajace w które wyposazony jest kazdy komputer. Urzadzenie sprzegajace posiada uklad przeznaczony do wybie¬ rania i komunikowania z komputerem okreslonego wejscia lub wyjscia sposród licznych wejsc i wyjsc.W przypadku stosowania standardowych kom¬ puterów zazwyczaj okazuje sie, ze posiadana ilosc wejsc/wyjsc }est niewystarczajaca w stosunku do znacznej liczby obiektów zewnetrznych. Aby zwiek¬ szyc ilosc wejsc/wyjsc komputera w znanych sy¬ stemach wprowadzono sposób polegajacy na prze¬ slaniu po szynach informacyjnych kolejno po so¬ lo 15 20 25 30 bie dwóch slów logicznych, z których pierwsze ó* kreslalo numer kolejny obiektu, a drugie stanowi* lo informacje wyslana z komputera lub odbiera* na przez komputer. Wada takiego rozwiazania jest koniecznosc pracy na dwóch obszarach pamie¬ ci komputera, przy czym w jednym z nich jest zapamietywany numer obiektu, a w drugim jest przechowywana informacja. Taki uklad jest nie¬ wygodny przy programowaniu, a w efekcie prowa¬ dzi do wolniejszej wspólpracy z obiektami ze¬ wnetrznymi, niz wynika to z cyklu pracy kompu¬ tera. Ten typ wspólpracy jest szczególnie uciazli¬ wy przy transmisji na przemian do wielu obiek¬ tów.Znany jest równiez inny sposób zwiekszania ilo¬ sci wejsc/wyjsc komputera polegajacy na wpro¬ wadzeniu bloków informacji,, przy czym kazdy blok informacji jest poprzedzony wyslaniem z komputera slowa okreslajacego numer obiektu, dla którego informacja jest przeznaczona. Zakonczenie transmisji jest powodowane przeslaniem specjal¬ nego slowa „koniec". Taki system jest szczególnie klopotliwy w przypadku wspólpracy komputera jednoczesnie z kilkoma obiektami zewnetrznymi.Niemniej przy wspólpracy systemem blokowym nawet tylko z jednym obiektem, w praktyce wy¬ stepuja stany awaryjne wymagajace przerwania transmisji, co nalezy uwzglednic w programach systemu. Jedyna zaleta znanego sposobu, jaka sta¬ nowi mozliwosc sterowania obiektem z jednego 106 7433 wyjscia komputera, w praktyce nie jest potrzeb¬ na, poniewaz nie zawsze bylyby wykorzystywane pozostale wyjscia komputera.Istote wynalazku stanowi sposób zwiekszania ilosci wejsc/wyjsc z komputera, który umozliwia uzyskanie N2 wejsc/wyjsc do obiektów zewnetrz¬ nych przy -N standardowych wejsciach/wyjsciach kbinputera. ^Powyzsza zaleznosc uzyskano dzieki zastosowaniu w urzadzeniu sprzegajacym kompu¬ ter z obiektami zewnetrznymi dodatkowego ukla¬ du skladajacego sie z ukladu sumujacego polaczo¬ nego z dekoderem adresów oraz z ukladem stwier¬ dzajacym prawidlowosc adresu, ukladem pamiecio¬ wym i ukladem rozrózniania kierunku transmi¬ sji.W ukladzie sumujacym do kazdego adresu do¬ dawana jest stala liczba — taka, zeby mozna by¬ lo otrzymac nowe adresy od nr 0 do nr N. Tak otrzymany nowy adres, którego prawidlowosc jest stwierdzana w ukladzie stwierdzajacym prawidlo¬ wosc adresu, jest zapamietywany w ukladzie pa¬ mieciowym. Drugi adres po dodaniu stalej licz¬ by w ukladzie sumujacym, jest podawany razem z pierwszym zapamietanym adresem do dekodera adresów, przy czym mniej znaczace bity nowego adresu stanowia pierwszy adres podawany z ukla¬ du pamieciowego, a bardziej znaczace bity stano¬ wia drugi adres wysylany z komputera lub od¬ wrotnie. Poniewaz do dekodera adresów podawany jest nowy adres o ilosci bitów stanowiacym sume ilosci bitów pierwotnych dwóch adresów, w efek¬ cie otrzymujemy ilosc wejsc/wyjsc z dekodera adresów odpowiadajaca kwadratowi ilosci wejsc/ /wyjsc adresowych z komputera.Uklad do stosowania sposobu wedlug wynalazku zostal przedstawiony w przykladzie wykonania na rysunku.Dodatkowy uklad umozliwiajacy zwiekszenie ilosci wejsc/wyjsc adresowych komputera zostal zaprojektowany jako nowa odmiana urzadzenia sprzegajacego komputer z obiektami zewnetrzny¬ mi. Kanal znakowy komputera polaczony jest z ukladem sumujacym 1, który posiada bezposredni dostep do dekodera adresów 2, a ponadto polaczo¬ ny jest z ukladem 3 stwierdzajacym prawidlowosc adresu, który z kolei polaczony jest z dekoderem adresów 2 oraz z ukladem pamieciowym 4. Po¬ nadto urzadzenie sprzegajace wyposazone jest w uklad 5 rozrózniania kierunku transmisji.W przykladowym rozwiazaniu przyjeto, ze kie¬ runek adresów do obiektów zewnetrznych jest o- kreslany przez sygnal „pisz" towarzyszacy obu adresom wysylanym przez komputer, kierunek od¬ wrotny jest okreslany przez sygnal „czytaj" przy obu adresach, a sygnaly na przemian „pisz" i „czy¬ taj" stanowia pytanie o stan obiektu zewnetrznego.Pierwszy adres wyslany kanalem znakowym kom¬ putera trafia do ukladu sumujacego 1, gdzie do¬ dawana jest stala liczba o dowolnym znaku taka, zeby mozna bylo otrzymac nowy adres, którego prawidlowosc jest stwierdzona w ukladzie 3 stwierdzajacym prawidlowosc adresu, jest zapa¬ mietywany w ukladzie pamieciowym 4.Drugi adres wyslany kanalem znakowym kom- 74s 4 putera trafia równiez do ukladu sumujacego i, gdzie dodawana jest analogicznie stala liczba, a nastepnie wraz z pierwszym zapamietanym adre¬ sem podawany jest do dekodera adresów 2, przy 5 czym jeden adres stanowi mniej znaczace bity no¬ wego adresu, a drugi adres stanowi bity bardziej znaczace. Poniewaz do dekodera adresów 2 poda¬ wany jest nowy adres o ilosci bitów stanowiacej sume ilosci bitów pierwotnych dwóch adresów, w 10 efekcie otrzymujemy ilosc wejsc/wyjsc z dekode¬ ra adresów 2 odpowiadajaca kwadratowi ilosci wejsc/wyjsc z komputera.W celu lepszego zrozumienia powyzszy sposób postepowania zostanie rozpatrzony dla przykladu, 13 w którym wykorzystano osiem wyjsc adresowych komputera o numerach od 3 do 10. Do powyzszej grupy adresów dodaje sie w ukladzie sumujacym 1 liczbe (—3) i w ten sposób otrzymuje sie nowa grupe adresów o numerach od 0 do 7. 20 Liczbe OH-7 jako pierwszy adres wyslany przez komputer zapisuje sie binarnie w postaci trzech bitów w ukladzie pamieciowym 4. Drugi adres przetwarzany jest analogicznie i przesylany bezpo¬ srednio do dekodera adresów 2. Pierwszy i drugi adres doprowadzane sa do dekodera adresów 2 po niezaleznych szynach informacyjnych, przy czym drugi adres zajmuje dalsze trzy bity, które do de¬ kodera 2 podawane sa jako bardziej znaczace. W ten sposób otrzymuje sie nowy adres szesciobito- 30 wy, czyli ilosc wejsc/wyjsc adresowych z dekode¬ ra adresów 2 do obiektów zewnetrznych wynosic bedzie 26=64, co odpowiada kwadratowi ilosci wejsc/wyjsc komputera. Sposób wedlug wynalaz¬ ku pozwala na dalsze zwiekszanie ilosci wejsc/ /wyjsc przy rozbudowie ukladu. W przypadku trzy¬ krotnego wysylania adresów otrzymuje sie N8 wejsc/wyjsc.Wynalazek moze znalazc zastosowanie przy ste- 40 rowaniu zespolami obrabiarek, linii technologicz¬ nych na przyklad przy montazu i kontroli urza¬ dzen technologicznych, przy sterowaniu procesami technologicznymi i innymi posiadajacymi duza ilosc punktów pomiarowych i wykonawczych. 45 - -.i Zastrzezenia patentowe 5Q 1. Sposób zwiekszania ilosci wejsc/wyjsc adreso¬ wych komputera, znamienny tym, ze do kazdego adresu wysylanego przez komputer jest dodawana stala liczba ujednoradniajaca adresy w przedziale od nr 0 do nr N, przy czym pierwszy adres jest S5 zapamietywany w ukladzie pamieciowym (4), a drugi adres jest podawany wraz z pierwszym za¬ pamietanym adresem do dekodera adresów (2), przy czym ilosc, bitów nowego adresu stanowi su¬ me ilosci bitów pierwotnych dwóch adresów, co 6o oznacza, ze ilosc wejsc/wyjsc z dekodera adresów (2) odpowiada kwadratowi ilosci wejsc/wyjsc adre¬ sowych z komputera. 2. Uklad do zwiekszania ilosci wejsc/wyjsc adre¬ sowych komputera, znamienny tym, ze na wyj- fis sciu kanalu znakowego komputera podlaczony jests IÓ6 743 i uklad sumujacy (1), który z kolei polaczony jest z dekoderem adresów (2) poprzez uklad (3) stwier¬ dzajacy prawidlowosc adresów lub bezposrednia szyna informacyjna, a ponadto polaczony jest z U- kladem pamieciowym (4) oraz ukladem (5) roz¬ rózniania kierunku transmisji. 1 f r\ 7^ ' f / / J_ ^ < ¦/ /— \ _L_ PL