PL106151B1 - Przetwornik napiecia na czestotliwosc - Google Patents

Description

Przedmiotem wynalazku jest przetwornik na¬ ciecia na czestotliwosc przeznaczany do ukladów : automatyki i pomiarów, w tym wymagajacych stosowania stabilnych i liniowo dzialajacych ukla¬ dów sterowania urzadzen kalorymetrycznych.

Znana jest grupa ukladów przetwarzania sygna¬ lów napieciowych na czestotliwosciowe pracuja¬ cych na zasadzie calkowania przebiegu napiecio¬ wego. Uklady* te realizuja przetwarzanie napiec w oddzielnych dla kazdego znaku torach lub tez ?sa wyposazone w zespoly prostujace na wejsciu przetwornika.

Wada dwutorowych ukladów przetwarzania jest koniecznosc stosowania duzej ilosci obwodów i elementów oraz czesto spotykana mozliwosc otrzymania róznych wyników, w zaleznosci od znaku napiecia wejsciowego.

Zastosowanie ukladów prostujacych na wejsciu przetwornika jest zródlem wystapienia nielinio¬ wosci przetwarzania zwlaszcza w zakresie malych napiec wejsciowych.

Znane sa przetworniki napiecia na czestotli¬ wosc, w których odwrócone w fazie sygnaly na¬ pieciowe sa zwykle przetwarzane na sygnaly pro¬ stokatne w pierwszym zespole przelaczajacym, wlaczonym miedzy wyjsciem ukladu wzmacnia¬ jacego o wyjsciach z odwrócona faza, a wejsciem ukladu calkujacego, polaczonego z jednym wej¬ sciem komparatora, sterowanego na drugim wej- . sciu z kluczowanego zródla odniesienia. Elementy przelaczajace tego zródla sa sterowane z wyjsc komparatora.

Zgodnie z wynalazkiem obwód wejsciowy prze¬ twornika napiecia na czestotliwosc stanowi uklad . o przelaczanym wzmocnieniu zawierajacy ukla¬ dy wzmacniajace o rózniacym sie n-krotnie wzmocnieniu. Obwód wejsciowy jest polaczony poprzez znany tor przetwarzania napiecia na cze¬ stotliwosc z drugim zespolem przelaczajacym wla- czonym pomiedzy wyjsciami komparatora i dwu- stabilnego detektora znaku a wejsciami naiprze- mian przelaczanych elementów przelaczajacych pierwszego zespolu przelaczajacego.

Drugi zespól przelaczajacy oddzialywuje na pierwszy zespól przelaczajacy za posrednictwem sygnalów odpowiadajacych dodatnim i ujemnym napieciom wejsciowym przetwornika, doprowa¬ dzanych z wyjsc komparatora oraz dwustabilnego detektora znaku sterowanego bezposrednio z wyj¬ scia obwodu wejsciowego.

Jedno z wyjsc komparatora jest polaczone z to¬ rem przelaczania wzmocnienia obwodu wejscio¬ wego w zaleznosci od zmian poziomu sygnalu wejsciowego przetwornika. Tor ten,, zgodnie z wynalazkiem, zawiera uklad formowania impul¬ sów, polaczony poprzez dzielnik czestotliwosci o stalej podzialu odpowiadajacej n-krotnosci wzmocnienia w obwodzie wejsciowym i uklad wyrózniania stanu poczatkowego dzielnika pola¬ czonego z jednym wejsciem ukladu przelaczania 106 1513 106 151 4 wzmocnienia obwodu wejsciowego. Uklad ten zmienia swój stan na wyjsciu w chwili jednocze¬ snego doprowadzenia do jego dwu wejsc odpo- wiedindo: impulsu odpowiadajacego zakonczeniu pelnego cyklu podzialu czestotliwosci i do drugie¬ go wejscia sygnalu odpowiadajacego zmianie po¬ ziomu sygnalu wejsciowego przetwornika z wyj¬ scia dwustanowego detektora poziomu, polaczone¬ go z wyjsciem wzmacniacza o mniejszym wzmoc¬ nieniu obwodu wejsciowego.

Wyjscie ukladu przelaczania wzmocnienia jest polaczone z naiprzemian przelaczanymi elementa¬ rni {przeiajeaajacymi obwodu wejsciowego.

Obwód wyjsciowy przetwornika wyposazony w zespól elementów logicznych jest stesfrOw>any z wyjscia: ukladu formowania impulsów dla syg¬ nalów wejsciowych przetwornika o duzym po¬ ziomie oraz z wyjscia dzielnika czestotliwosci — dila sygnalów o poziomie n-krotnie nizszym od imaltsymailnego.

Stan elementów logicznych tego zespolu zmie¬ niaja: sygnaly wyjsciowe z ukladu przelaczania wzmocnienia w zaleznosci od poziomu sygnalów wejsciowych przetwornika oraz sygnaly wyjscio¬ we z dwustabilnego tfetefcftora znfcktt W zafóifrioisci od polaryzacji sygnalów wejsciowych przetworni¬ ka.

Drugi zespól przelaczajacy zawiera w jednym z wykonan elementy kluczujace, których wejscia sa polaczone parami tak, ze wejscie klucza zwar¬ tego jest zawsze polaczone z wejsciem klucza rozwartego, które to wejscia sa polaczone z wyj¬ sciami komparatora, a stan ich jest ustalony syg¬ nalem wyjsciowym dwustabilnego' detektora zna¬ ku. Wyjscia tych kluczy sa równiez polaczone paraftu tak, ze wyjscie fcfoicza zwartego Jeat po¬ laczone z wyjsciem klucza rozwartego, ale -w od¬ wrotnej konfiguracji tfo wejscia. Wyjscia %e ste¬ ruja oA^owiadaj^cymi im elementami przelacza¬ jacymi na^rzemian przelaczanych Huczy pierw¬ szego zespolu przelaczajacego w torze przetwarza*- nia napiecia na czestotliwosc.

Zesipól elementów logicznych obwodu wyjscio¬ wego stanowia w jednym z wykonan dwie pary bramek logicznych, których pierwsze wejscia bra¬ mek pierwszej pary sa polaczone odpowiednio dla kazdej bramki: z wyjsciem ukladu "formowa¬ nia impulsów oraz z wyjsciem dzielnika, czestoibli- wosci, a pozostale wejscia z wyjsciem ukladu roz¬ dzielania. Wspólne wyjscie tych bramek stanowa pierwsze wyjscie obwodu wyjsciowego dla sygna¬ lów wyjsciowych o czestotliwosci proporcjonalnej do poziomu sygnalu wejsciowego przetwornika dla napiec ujemnych i dodatnich i jest polaczone ze wspólnym wejsciem drugiej pary bramek. "Po¬ zostale wejscia tej pary bramek sa polaczone z wyjsciem dwustabilnego detektora znaku, a ich wyjscia tworza niezalezne wyjscia obwodu wyj¬ sciowego dla sygnalów o dodatniej i ujemnej po¬ laryzacji sygnalu wejsciowego przetwornika.

Obwód wejsciowy w przetworniku wedlug wy¬ nalazku odznacza sie duza opornoscia wejsciowa, uklad przetwornika jest malo rozbudowany i za¬ pewnia powtarzalnosc wyniku przetwarzania dla obydwu polaryzacji napiec wejsciowych przy wy¬ sokiej liniowosci przetwarzania i stabilnosci pra¬ cy nawet przy szybkich zmianach poziomu syg¬ nalu wejsciowego'.

Przyklad wykonania przetwornika wedlug wy¬ nalazku ilustruje rysunek, na którym fig. 1 przed¬ stawia schemat blokowy ukladu polaozen, fig. 3 — przebiegi sygnalów napieciowych w charakte¬ rystycznych punktach aikladiu przy zmianie po¬ ziomu sygnalu wejsciowego orax fig. 2 — prze¬ biegi przy zmianie polaryzacji tego sygnalu.

Jak to zobrazowano na fig. 1 — obwód wejscio¬ wy I stanowi zespól o przelaczanym wzmocnieniu' zawierajacy dwa uklady wzmacniajace, z których kazdy jest utworzony ze wzmacniacza z dolaczo¬ nym do jego wyjscia kluczem. Wanaocnienie jed¬ nego ze wzmacniaczy 1 tego atapolu jest n-krot¬ nie mniejsze od wzmocnienia k drugiego wzmac¬ niacza 2. Klucze KI, K2 sa naprzemian przela¬ czane w zaleznosci od poziomu sygnalu wejscio¬ wego E> realizujac przelaczanie wzmocnienia ob¬ wodu wejsciowego I, którego wyjscie — utworzo¬ ne przez polacizone ze soba wyjscia obydwu klu¬ czy, jest polaczone z ukladem wzmacniajacym 3; o dwu wyjsciach z odwrócona faza.

Odwit^cdne w fasie sygnaly U2 U8 pokazane na fig. 2, o pziomach +kjE i —kjE, gdzie ki — od¬ powiada wypadkowemu wzmocnieniu obwodu, wejsciowego l i ukladiu wzmacniajacego 3 sa prze¬ kazywane poprzez odpowiadajace im, naiprzemian przelaczane klucze K3, K4 pierwszego zespolu: przelaczajacego 4 i tworza sygnal U4 o przebiegu, prostokatnym podawany na wejscie ukladu cal¬ kujacego 5.

Nachylenie zboczy scalkowanego sygnalu wyj¬ sciowego U5 ukladu calkujacego jest liniowa fun¬ kcja syghaftu wejsciowego & Sygnal *J$ jest po¬ równywany na wejscia komparatora « z sygna¬ lem wyj^rówym ¥^ MucjLBwanego zródla odnie¬ sienia 7. tym samym ampiliJbuda sygnalu *J5 na wyjsciu ukladu calujacego * jes*t sffcalm, a jej; wie&kósc jest otoeiskma stalym pK>2Lom«m napie¬ cia odniesienia tfol W wyniku porównania sygnalów wyjsciowych.

U5, U6, na wyjsciach komparatora € otrzymuje sie dwa sygnaly U7, U8 © fazach ipraecMwnych..

Kazdy z tych sygnalów jest przekazywany do po¬ laczonych z kazdym z wyjsc komparatora, ocbpo- wiaeTajacych im' — naprzemian przelaczonych kluczy K5, K6 fcluczowanego zródla odniesienia I oraz poprzez klucze K7, K8, K9, K10 drugiego ze¬ spolu przelaczajacego 8 do kluczy K3 K4 pierw- . szego zespolu przelaczajacego i, w postaci sygna¬ lów Un, TJ12. ; Drugi zespól przelaczajacy 8 zawiera elementy przelaczajace K7, K8, K9, K10, których wyjscia sa polaczone parami tak, ze wejscie klucza zwartego jest zawsze polaczone z wejsciem klucza rozwar¬ tego. Do utworzonych w ten sposób dwu wejsc sa doprowadzane sygnaly wyjsciowe TJ7 ^s* z komparatora 6. Wyjscia tych kluczy sa równiez polaczcLTue parami tak, ze wyjscie klucza zwarte¬ go jest polaczone z wyjsciem klucza rozwartego,, ale w przeciwnej konfiguracji do wejscia. W tak zrealizowacym ukladzie, gdy wejscie klucza Kr jest zwarte z wejsciem klucza *K10t wejscie klucza 40 45 50 55 605 106 151 fi K8 jest zwarte z wejsciem klucza K$, a wówczas wyjscie klucza KT jest zwarte z wyjsciem klucza K^ oraz kjucza K$ z wyjsciem klucza K16. Wyj- scia te sa polaczone z odpowiadajacymi im ele¬ mentami przelaczajacymi naprzemian przelacza¬ nych kluczy K3, K* pierwszego zespolu przelacza¬ jacego 4. \ ; Kazda z dwu par kluczy K7, Kg, oraz K9, Kl0 jest sterowana dodatkowo sygnalami U* U10 z dwu wyjsc dwustabilnego detektora znaku 9.

Wejscie detektora znaku 9 jest polaczone z wyj¬ eciem wzmacniacza o imalym wzmocnieniu obwo¬ du wejsciowego I. Fazy dwu sygnalów wyjscio¬ wych U9, Ul0 detektora znaku 9 sa zawsze prze¬ ciwne i zalezne od polaryzacji napiecia wejscio¬ wego E doprowadzanego do wejscia przetwornika.

Kazda zmdana fazy sygnalu wejsciowego E powo- cbuje zatem zmiane faz sygnalów wyjsciowych U9, V& detektora znaiku 9,. a tym samym zmiane sta¬ nu kluczy K7, K8, K9, K10 drugiego zespolu prze¬ laczajacego, Opisane wyzej rozwiazanie umozliwia zatem przetwarzanie sygnalów wejsciowych E niezalez¬ nie od ich polaryzacji, bowiem: dla dodatnich na¬ piec wejsciowych E jeden sygnal wyjsciowy UT z komparatora 6 poprzez zwarty jeden klucz K9 drugiej pary drugiego zespolu przelaczajacego 8 steruje element przelaczajacy jednego z-kluczy K$ pierwszego zespolu przelaczajacego 4, natomiast duugi '.-sygnal wyjsciowy U8 komparatora 6 po¬ przez zwarty drugi klucz Kia drugiej pary steruje eCement przelaczajacy drugiego klucza &* pierw- szego zespolu przelaczajacego. Pierwsza para klu¬ czy K7, K8 jest wówczas rozwarta.

Dla doprowadzonego ujemnego sycmalu wejsoio- wego B drugi sygnal wyjsciowy U7 komparatora steruje popfó&z zwarty jeden z kluczy K8 pierw- saej pary kluczy* element przelaczajacy drugiego klucza K4 pierwszego zespolu przelaczajacego, a pierwszy sygnal wyjsciowy U8 komparatora 6 poprzez zwarty drugi klucz K7 pierwszej pary ste¬ ruje element przelaczajacy pierwszego klucza K3 pierwszego zespolu przelaczajacego i. Druga para kluczy K», Kjo jest wówczas rozwarta.

Jedno z wyjsc komparatora 6 jest równiez po¬ laczone z ukladem formowania impulsów 10, ste¬ rujacym na wyjsciu jedno z wejsó pierwszej bramki 13 obwodu wyjsciowego 11 oraz wejscie dzielnika czestotliwosci 11, którego stala podzialu odpowiada dokladnie n-krotnosci wzmocnienia wzmacniacza 2 o duzym wzmocnieniu w óbwo- (lzie wyjsciowym I, Wyjscie dzielnika czestotliwo¬ sci jesft popaczone z jednym z wejsc drugiej bram¬ ki 1C obwodu wyjsciowego II oraz z ukladem wyrózniania 12 stanu poczatkowego podzialu cze¬ stotliwosci dzielnika 11, generujacym impuls po zakonczeniu kazdego cyklu n-krotnego podzialu czestotliwosci i steruje jedno wejscie ukladu prze¬ laczania wzmocnienia 13, którego drugie wejscie jest sterowane z dwustanowego detektora pozio¬ mu 14 polaczonego z wyjsciem wzmacniacza 1 o malym wzmocnieniu w obwodzie wejsciowym I.

Dwa wyjscia ukladu przelaczania wzmocnienia 1$ steruja naprzemian elementy przelaczajace kluczy Ki, K2 w obwodzie wejsciowym I oraz drugie wejscia pierwszej i drugiej bramki 15, 16 obwodu wyjsciowego II.

Uklady detektora poziomu 14 i uklaidu przela¬ czania wzmocnienia 13 sa ukladami dwustanowy- - mi- Na wyjsciu detektora poziomu. 14 przy duzym poziomce sygnalu wejsciowego E powstaje dodatni sygnal napieciowy U16, natomiast przy sygnale *«'cnax j^ , gdzie Emax jest maksymalnym sygnalem n wejsciowym, na wyjsciu detektora sygnal napie¬ ciowy jest równy zeru.

Syjgirialy wyjsciowe U17 i Ui» na wyjsciu uklada* przelaczania wzmocnienia 13 maja fazy przeciw¬ ne, zalezne od poziomu sygnalu wejsciowego E przetwornika. Duze sygnaly wejsciowe E powodu-* ja, ze sygnaly wyjsciowe Un i Ul8 ukladu przela¬ czania wzmocnienia 13 zawieraja klucz Kj i roz- 2a wieraja klucz K2, natomiast sygnaly wejsciowe E o poziomie n-krotnie nizszym od maksymalnego rozwieraja klucz Ki i zwieraja klucz K*.

Zmiana stanu na wyjsciu ukladu przelaczania wzmocnienia 13 naistepuje w wyniku jednoczesne- ^ go oddzialywania na ten uklad dwu sygnalów Uie z wyjscia detektora poziomu 14 oraz V^ z wyjscia ukladu 12 wyrózniania stanu poczatko¬ wego dzielnika 11. Przykladowo; w momencie n- -kratnego spadku poziomu napiecia wejsciowego Ew stosunku do poziomu maksymalnego En^*, na wyjsciu detektora poziomu 14 nastepuje zmia¬ na jego stanu. Zmiana ta nie wywoluje zmiany stanu na wyjsciu ukladu przelaczania wzmocnie¬ nia 13 do chwili zakonczenia cyklu podzialu cze- ^ stoiUiwosci w dzielniku czestotliwosci II* to jest do chwili pojawienia sie najbLózszego impulsu na wyjeciu ukladu wyróórLiacnia 1^ stanu poezajtko- wago. W, momencie tym nastepuje zmiana stanu ukladu przelaczania wzmocnienia 13* a sygnaly wyjsciowe UH i U* z tego iukladu zmieniaja stan polaczonyeh z nim kluczy Kj. K2 i stan bramek pierwszej i drugiej 15 i HL Zmiana staau kluczy Ki» K2 powoduje zmiane napiecia Yi z wartosci **Emax ^ ¦ , do k • Emax n Nastepne impulsy Uls pojawiajace sie na wyj¬ sciu ukladu wyrózniania 12 stanu poczatkowego nie zmieniaja stanu wyjscia ukladu przelaczaniia wzmocnienia 13. Przy odwrotnym kierunku zmia¬ ny poziomu napiecia wejsciowego E przetworni¬ ka nastepuje zmiana stanu detektora poziomu 14, a w ehwilii pojawienia sie pierwszego sygnalu na wyjsciu ukladu wyrózniania 12, oznaczajacego zakonczenie cyklu podzialu, zmienia sie równiez stan na wyjsciu ukladu przelaczania wzmocnie¬ nia 13.

Sygnaly wyjsciowe ukladu przelaczania wzmoc¬ nienia 13 zmieniaja równiez stan pierwszej i dru- w giej bramki 15 i 16 obwodu wyjsciowego II, przez co na wspólnym wyjsciu tych bramek ofcrzyimaije sie sygnaly wyjsciowe Uwyl dla duzych poziomów sygnalu wejsciowego E przetwornika doprowadza¬ nych do tych bramek bezposrednio z wyjscia 55 ukladu formowania impulsów 10, a dUa poziomów7 106 151 8 nizszych: sygnalu wejsciowego E, bezposrednio z wyjscia dzielnika czestotliwosci 11. W ten spo¬ sób na wyjsciu pierwszej i drugiej bramki 15, 16 obwodu wyjsciowego II uzyskuje sie sygnaly wyj¬ sciowe o czestotliwosci proporcjonalnej do pozio¬ mu sygnalu wejsciowego E, przy czym dla sygna¬ lu wejsciowego Emax okres sygnalów wyjsciowych Emax równy jest T, natomiast dla okres ten wy- n. nosi T • n.

Ma to na celu unikniecie bledu przetwarzania przy czesto zmieniajacym sie poziomie napiecia wejsciowego E wskutek czasu niezbednego do przeprowadzenia podzialu czestotliwosci.

Obwód wyjsciowy II ma równiez przewidziane dwa oddzielne wyjscia Uwy2 i Uwy3 stanowiace wyjscia trzeciej i czwartej bramki 17 i 18 tego obwodu dla selekcji sygnalów wyjsciowych prze¬ twornika w zaleznosci od polaryzacji sygnalów wejsciowych, co realizuje sie przy zmianie stanu tych bramek sygnalami doprowadzanymi do ich wejsc z wyjscia dwustabilnego detektora znaku 9.

Rozwiazanie przetwornika wedlug wynalazku umozliwia uzyskanie liniowosci w szerokim ob¬ szarze zmian, napiecia wejsciowego dla pelnego zakresu przetwarzania.: Uklad zapewnia uzyskanie przetwarzania na¬ piecia wejsciowego E .przetwornika niezaleznie od jego poiairyzacji i bez koniecznosci rozbudowy¬ wania jegOPtitóadow, bowiem przetwarzanie na- stejpuje w tych samych obwodach przetwornika.

Poza tym uzyskujvsie pelna powtarzalnosc wy¬ ników dla obu f znaków napiecia wejsciowego, gdyz przelaczanie przy ich zmianie odbywa sie w drugim j zespole przelaczajacym, nie majacym wiekszego w$>lywu na prace ukladna nawet przy duzych wymaganiach dotyczacych liniowosci przetwarzani*\'oraz staibilnosci pracy.

Opracowany uklad wedlug wynalazku, ze wzgledu na uzysillne^|>arametry znajduje szerokie zastosowanie w dziedzinie automatyki i pomia¬ rów, w urtadzeiliachrr laboratoryjnych, na przy¬ klad w kalorymetrii, gdzie badane reakcje maja czesto charakter egzotermiczny lub endotermicz- ny i wymagaja stosowania stabilnych i liniowo dzialajacych ukladów ¦sterowania.

Claims (3)

1. Zastrzezenia patentowe 1.' Przetwornik napiecia na czestotliwosc wypo¬ sazony w obwód wejsciowy polaczony z torem przetwarzania sygnalu napieciowego na sygnal czestotliwosci, w:-którym odwrócone w fazie syg¬ naly napieciowe sa przetwarzane na sygnaly prostokatne w pierwszym zespole przelaczajacym, wlaczonym miedzy wyjsciem ukladu wzmacnia¬ jacego o wyjsciach z odwrócona faza a wejsciem ukladu calkujacego, polaczonego z jednym wej¬ sciem komparatora, sterowanego na drugim wej¬ sciu z kluczowanego zródla odniesienia, którego elementy przelaczajace sa sterowane z wyjsc komparatora oddzialywujacego posrednio na ob¬ wód wyjsciowy, znamienny tym, ze obwód wej¬ sciowy (I) stanowi uklad o ¦przelaczanym wzmoc¬ nieniu zawierajacy uklady wzmacniajace o róz¬ niacym sie n-krotnie wzmocnieniu, polaczony po¬ przez tor przetwarzania napiecia na czestotliwosc z dnuganl zespolem przelaczajacym (8), oddzialy¬ wujacym na polaczone z jego wyjsciem naprze- mian przelaczane elementy przelaczajace (K3, K4) pierwszego zespolu przelaczajacego (4) za posred¬ nictwem sygnalów (U7, U8), (U9,. U10) zaleznych od polaryzacji napiecia wejsciowego (E) przetworni¬ ka, doprowadzanych do wejsc drugiego zespolu przelaczajacego (8) z polaczonych z nimi wyjsc komparatora (6) oraz dwustabilnego detektora znaku (9), sterowanego bezposrednio z wyjscia jednego ze wzmacniaczy obwodu wejsciowego (I), przy czym jedno wyjscie komparatora (6) jest polaczone z torem przelaczania obwodu wejscio¬ wego (I) przy zmianach poziomu sygnalu wejsciom wego (E) przetwornika, który to tor zawiera uklad form-cwania impulsów (10), polaczony poprzez dzielnik czestotliwosci (11) o stalej podzialu odpo¬ wiadajacej n-krotnosci wzmocnienia w obwodzie wejsciowym (I) oraz uklad wyrózniania (12) stanu poczatkowego dzielnika z jednym wejsciem ukla¬ du przelaczania wzmocnienia (13), zmieniajacego swój stan na wyjsciu w chwili jednoczesnego do¬ prowadzenia do niego impulsu odpowiadajacego zakonczeniu pelnego cyklu podzialu czestotliwo¬ sci oraz do jego drugiego wejscia sygnalu wej¬ sciowego odpowiadajacego sygnalowi wejsciowe¬ mu (E) przetwornika przy zmianie poziomu tego sygnalu, z wyjscia dwustanowego detektora po¬ ziomu (14), polaczonego z wyjsciem wzmacniacza o mniejszym wzmocnieniu obwodu wejsciowego (I), a wyjscie ukladu przelaczania. wzmocnienia (13) jest polaczone z naprzemian ; przelaczanymi elementami przelaczajajcymi (Ki), (JSj) obwodu wejsciowego (I) w zaleznosci, od kieru©^u zmdany poziomu sygnalu wejsciowego (E) przetwornika, przy czym wejscie obwodu wyjsciowego (II) jest polaczone i sterowane z wyjscia ukladu formo¬ wania impulsów (10) dla sygnalów wejsciowych o duzym poziomie lub z wyjscia dzielnika czesto¬ tliwosci (11) dla sygnalów o poziomie n-hrotnie nizszym o& maksymalnego, a stan elementów lo¬ gicznych tego obwodu zmieniaja sygnaly wyjscio¬ we z ukladu przelaczania wzmocnienia (13) w za¬ leznosci od poziomu sygnalów wejsciowych (E) przetwornika oraz sygnaly wyjsciowe (U* U10) z dwustabilnego detektora znaku (9> w zaleznosci od polaryzacji sygnalów wejsciowych (E) prze¬ twornika.

2. Przetwornik napiecia na czestotliwosc wedlug zastrz. 1, znamienny tym, ze drugi zespól przela¬ czajacy' (8) zawiera elementy kluczujace (K7, K«, Kg, Kl0), których wejscia sa polaczone1 parami tak, ze wejscie klucza zwartego jest zawsze polaczone z wejsciem klucza rozwartego, które to wejscia sa polaczone z wyjsciami komparatora (6) a stan ich jest ustalany z wyjscia dwustabilnego detek¬ tora znaku (9), a wyjscia tych kluczy sa równiez polaczone parami tak, ze wyjscie klucza zwarte¬ go jest polaczone z wyjsciem klucza rozwartego, ale w odwrotnej konfiguracji do wejscia, przy czym wyjscia te sa polaczone z odpowiadajacymi im €Lementami przelaczajacymi naprzemian prze- 10 15 20 25 30 35 45 50 59 0010S151 laczanych kluczy (K3, K4) pierwszego zespolu (przelaczajacego (4).

3. Przetwornik napiecia na czestotliwosc wedlug zastrz. 1, znamienny tym, ze obwód wyjsciowy (II) stanowia dwie pary bramek logicznych (15, 16), (17, 18), z których pierwsze wejscia pierwszej i drugiej bramki (15, 16) sa polaczone odpowied¬ nio z wyjsciem ukladu formowania impulsów (10) oraz z wyjsciem dzielnika czestotliwosci (11), a pozostale wejscia sa polaczone z wyjsciem ukla¬ du rozdzielania (13), wspólne wyjscie tych bra- 10 10 mek stanowi pierwsze wyjscie (Uwyl) obwodu wyjsciowego (II) dla sygnalów wyjsciowych o czestotliwosci proporcjonalnej do poziomu syg¬ nalu wejsciowego (E) przetwornika i jest pola¬ czone ze wspólnym wejsciem pary bramek (17, 18), której pozostale wejscia sa polaczone z wyjsciem dwustabilnego detektora znaku (9)> a ich wyjscia tworza niezalezne wyjscia (UWy2) i (UwyS) obwodu wyjsciowego (II) dla sygnalów o dodatniej i ujem¬ nej polaryzacji sygnalu wejsciowego (E) .prze¬ twornika. 4 K3 Uu U5 Ott5 U17 % Ul6 lite 13 U15 12 U% 11 U13 10 \Uwy2 jUwyl Fig.1106 151 I— U2 L)3 Ut. Us Ue U? Us U9 Uio Uii< i i J U12\ Ul3> UwyV Uwy2[ Uwy3 \ \ ^—^—^^—^^^^—^ i [ i 1 ' >\ i ~ r~ i_j n n n ^j , I l ii i~ - , , —i i u ~ i i i n i i n n n i i i i Fig.2 ¦ E f Emax Emax U13\ lllllllllllil ! | ¦MIII Uh U15 1 J_L U16 I Ul7 U18 l Ul l. k-Emox j" k'Emax l * Uwy1tUwy2\ ! Tn i i i J_L Fig.3 PZGraf. Koszalin D^1508 1H5 egz. A-4 Cena 45 zl