PL104809B1 - Nanosekundowy kluczowany uklad liniowego sumowania impulsow i napiec stalych - Google Patents

Description

Przedmiotem wynalazku jest nanosekundowy kluczowany uklad liniowego sumowania impulsów i napiec stalych.

Wynalazek przeznaczony jest zwlaszcza do formowania impulsów modulacji jaskrawosci w oscyloskopach z wiecej niz jedna podstawa czasu i niezalezna regulacja poziomu impulsów rozjasniajacych z poszczególnych podstaw czasu. Uklad tego typu jest zastosowany w oscyloskopie typu 7704 firmy Tektronixw postaci ukladu scalonego, którego schemat ideowy nie zostal ujawniony.

Istota ukladu bedacego przedmiotem wynalazku polega na tym, ze ma on cc> najmniej dwa wejscia, z których pierwsze polaczone jest z baza pierwszego tranzystora wejsciowego, którego emiter polaczony jest z pierwszym równoleglym ukladem RC oraz z emiterem pierwszego tranzystora kluczujacego i z pierwszym zródlem pradowym. Druga koncówka tego ukladu RC polaczona jest z emiterem pierwszego tranzystora wzmacniajacego, którego kolektor jest przez rezystor szeregowy polaczony z emiterem pierwszego tranzystora pracujacego w ukladzie OB, przy czym kolektor tego tranzystora jest z kolei polaczony z kolektorem drugiego tranzystora pracujacego w ukladzie OB, z kolektorem trzeciego tranzystora kluczujacego oraz z kolektorem trzeciego tranzystora wejsciowego. Kolektor tego trzeciego tranzystora wejsciowego polaczony jest z anoda lewej diody, której katoda jest z kolei polaczona z anoda diody obcinajacej i katoda prawej diody. Anoda tej prawej diody polaczona jest z emiterem trzeciego tranzystora pracujacego w ukladzie OB którego kolektor jest pwlaczony z baza wtórnika emiterowego.

Drugie wejscie ukladu, bedacego przedmiotem wynalazku, polaczone jest z baza drugiego tranzystora wejsciowego, którego emiter polaczony jest z drugim równoleglym ukladem RC oraz z drugim zródlem pradowym. Druga koncówka tego ukladu RC polaczona jest z emiterem drugiego tranzystora wzmacniajacego, którego kolektor jest przez rezystor szeregowy polaczony z emiterem drugiego tranzystora pracujacego w ukladzie OB.

Baza trzeciego tranzystora kluczujacego polaczona jest przez rezystor z wyjsciem piatego elementu logicznego i przez rezystor szeregowy z ujemnym biegunem drugiego zródla napiecia. Emiter tego tranzystora2 104 809 kluczujacego dolaczony jest do ujemnego bieguna pierwszego zródla napiecia o potencjale wyzszym od potencjalu drugiego zródla. Wyjscie piatego elementu logicznego jest przez rezystor polaczone z dodatnim biegunem zródla napiecia zasilania.

Emiter trzeciego tranzystora wejsciowego polaczony jest ze wspólnym punktem koncówek rezystorów, których drugie koncówki stanowia wewnetrzne wejscia dodatkowe. Do wspomnianego wspólnego punktu dolaczona jest koncówka pierwszego rezystora szeregowego dolaczonego przez drugi rezystor szeregowy do wyjscia zewnetrznego. Baza trzeciego tranzystora wejsciowego polaczona jest z katoda diody odniesienia, której anoda jest polaczona z masa. Baza tego tranzystora wejsciowego polaczona jest z ujemnym biegunem pierwszego zródla zasilania.

Baza pierwszego tranzystora kluczujacego jest przez rezystor szeregowy polaczona z wyjsciem drugiego elementu logicznego, przez drugi rezystor z masa, a przez trzeci rezystor z ujemnym biegunem zródla napiecia zasilania. ? -Baza drugiego tranzystora wzmacniajacego jest przez rezystory szeregowe polaczona z suwakiem drugiego potencjometru regulacji napiecia wyjsciowego liniowo zaleznego od napiecia na drugim wejsciu calego ukladu oraz z rezystorem, którego druga koncówka polaczonajest z masa oraz z katoda trzeciej diody kluczujacej której anoda dolaczona jest do wyjscia czwartego elementu logicznego. Do punktu wspólnego wspomnianych szeregowo polaczonych rezystorów dolaczony jest rezystor kolektorowy. Druga koncówka tego rezystora kolektorowego polaczona jest z kolektorem drugiego tranzystora kluczujacego. Emiter tego tranzystora polaczony jest z katoda drugiej diody, której anoda jest polaczona z ta koncówka potencjometru, która jest dolaczona do dodatniego bieguna zródla napiecia zasilania. Baza tego tranzystora kluczujacego jest przez rezystor szeregowy polaczona z wyjsciem trzeciego elementu logicznego.

Baza pierwszego tranzystora kluczujacego natomiast polaczona jest przez rezystor z masa a przez drugi rezystor z ujemnym biegunem zródla napiecia zasilania, zas przez trzeci, szeregowy rezystor z wyjsciem drugiego elementu logicznego.

Suwak pierwszego potenqometru regulacji napiecia wyjsciowego sygnalu sterujacego pierwsze wejscie calego ukladu wedlug wynalazku polaczony jest przez rezystor z baza drugiego tranzystora wzmacniajacego.

Natomiast baza pierwszego tranzystora wzmacniajacego jest przez rezystor szeregowy polaczona z suwakiem pierwszego potencjometru regulacji napiecia wyjsciowego, przy czym do bazy tej dolaczona jest katoda pierwszej diody. Anoda tej diody polaczona jest z wyjsciem pierwszego elementu logicznego.

Uklad wedlug wynalazku umozliwia uzyskanie zlozonych impulsów wyjsciowych o nanosekundowych czasach narastania przy regulacji amplitudy kazdego rodzaju impulsów oddzielnie za pomoca zmiany poziomu napiecia stalego, co pozwala na umiejscowienie elementów regulcyjnych w duzej odleglosci od obwodów wielkiej czestotliwosci.

Wynalazek jest blizej objasniony w przykladzie wykonania przedstawionym w postaci schematu ideowego na rysunku.

Uklad ma dwa wejscia, z których pierwsze A polaczone jest z baza pierwszego tranzystora wejsciowego Tl, którego emiter polaczony jest z równoleglym ukladem RC zlozonym z kondensatora Cl i rezystora R2 oraz z emiterem pierwszego tranzystora kluczujacego T3 i z pierwszym zródlem pradowym czyli tranzystorem T4.

Druga koncówka równoleglego ukladu RC polaczona jest z emiterem pierwszego tranzystora wzmacniajacego T2. Kolektor tego tranzystora T2 jest poprzez rezystor szeregowy R3 polaczony z emiterem pierwszego tranzystora pracujacego w ukladzie OB T5, którego kolektor jest polaczony z kolektorami drugiego tranzystora pracujacego w ukladzie OB T10, trzeciego tranzystora kluczujacego Tl 1 oraz trzeciego tranzystora wejsciowego Tl2. Kolektor trzeciego tranzystora wejsciowego Tl 2 polaczony jest z anoda lewej diody D4, której katoda jest polaczona z anoda diody obcinajacej D6 i katoda prawej diody D5. Anoda diody D5 polaczona jest z emiterem trzeciego tranzystora pracujacego w ukladzie OB Tl3, którego kolektor jest polaczony z baza wtórnika emiterowego T14. Drugie wejscie ukladu B polaczone jest z baza drugiego tranzystora wejsciowego T6, którego emiter polaczony jest z drugim równoleglym ukladem RC zlozonym z kondensatora C2 i rezystora RJ5 i z drugim zródlem pradowym T8. Druga koncówka tego ukladu RC polaczona jest z emiterem drugiego tranzystora wzmacniajacego T7. Kolektor tranzystora T7 jest przez rezystor szeregowy R16 polaczony z emiterem drugiego tranzystora pracujacego w ukladzie OB T10.

Baza trzeciego tranzystora kluczujacego Tli polaczona jest przez rezystor R35 z wyjsciem piatego elementu logicznego B5, a przez rezystor szeregowy R36 z ujemnym biegunem drugiego zródla napiecia H2.

Emiter tranzystora Tli dolaczony jest do ujemnego bieguna pierwszego zródla napiecia FI o potencjale wyzszym od potencjalu drugiego zródla E2. Wyjscie piatego elementu logicznego B5 jest przez rezystor R34 polaczone z dodatnim biegunem zródla napiecia zasilania. Emiter trzeciego tranzystora wejsciowego Tl2 polaczony jest ze wspólnym punktem koncówek rezystorów R40-l^-R40 n, których drugie koncówki stanowia104 809 3 wewnetrzne wejscie dodatkowe WDRWDn. Do wspólnego punktu rezystorów R40~RR40-n dolaczona jest koncówka rezystora R38 polaczonego szeregowo z rezystorem R39 dolaczonym do wyjscia zewnetrznego WZ.

Baza trzeciego tranzystora wejsciowego Tl2 polaczona jest z katoda diody odniesienia D7, której anoda jest polaczona z masa, a baza przez rezystor R32 polaczona jest z ujemnym biegunem pierwszego zródla zasilania El. Baza pierwszego tranzystora kluczujacego T3 jest przez rezystor szeregowy R12 polaczona z wyjsciem drugiego elementu logicznego typti TTL B2, przez drugi rezystor RIO z masa, a przez trzeci rezystor Rl 1 z ujemnym biegunem zródla napiecia zasilania. Baza drugiego tranzystora wzmacniajacego T7 jest przez rezystory szeregowe R19 i R20 polaczona z suwakiem drugiego potencjometru regulacji napiecia wyjsciowego R21 liniowo zaleznego od napiecia na drugim wejsciu ukladu B oraz z rezystorem R24, którego druga koncówka polaczona jest z masa oraz z katoda trzeciej diody kluczujacej D3. Anoda diody D3 dolaczona jest do wyjscia czwartego elementu logicznego typu TTL B4, Do punktu wspólnego szeregowo polaczonych rezystorów R19 i R20 dolaczony jest rezystor kolektorowy R12, którego druga koncówka polaczona jest z kolektorem drugiego tranzystora kluczujacego T9. Emiter tranzystora T9, polaczony jest z katoda drugiej diody D2, której anoda polaczona jest z koncówka potencjometru R21 polaczona z dodatnim biegunem zródla napiecia zasilania. Baza tranzystora T9 jest przez rezystor szeregowy R25 polaczona z wyjsciem trzeciego elementu logicznego typu TTL B3.

Baza pierwszego tranzystora kluczujacego T3 polaczona jest przez rezystor RIO z masa, a przez rezystor RU z ujemnym biegunem zródla napiecia zasilania oraz przez rezystor szeregowy R12 z wyjsciem drugiego elementu logicznego B2 Suwak pierwszego potencjometru R7 regulacji napiecia wyjsciowego sygnalu sterujacego pierwsze wejscie ukladu A polaczony jest przez rezystor R13 z baza drugiego tranzystora wzmacniajacego T7.

Baza pierwszego tranzystora wzmacniajacego T2 jest przez rezystor szeregowy R6 polaczona z suwakiem pierwszego potencjometru regulacji napiecia wyjsciowego, przy czym do bazy tego tranzystora dolaczona jest katoda pierwszej diody Dl, której anoda polaczona jest z wyjsciem pierwszego elementu logicznego typu TTL BI.

Dzialanie ukladu wedlug wynalazku jest nizej opisane.

Impulsowe sygnaly wejsciowe steruja wejscia A i B. Inne sygnaly zarówno napiecia stale, impulsy, napiecia zmienne steruja wejscia WZ, WD1 do WDn. Sygnal wejsciowy steruje baza tranzystora Tl, którego emiter jest polaczony z emiterem tranzystora T2 przez rezystor R2 i kondensator przyspieszajacy Cl. Tranzystor T4 stanowi zródlo pradowe dla tranzystorów Tl i T2. Baza tranzystora T2 polaczona jest przez rezystor R6 z suwakiem potencjometru R7. Zmiana wartosci napiecia stalego na suwaku potencjometru R7 powoduje zmiane amplitudy impulsu wyjsciowego dla sygnalu z wejscia A.

Element logiczny BI steruje praca tranzystora T2. Przy niskim napieciu wyjsciowym elementu BI, dioda # Dl jest zablokowana i uklad regulacji amplitudy impulsu dziala. Przy wysokim napieciu na wyjsciu elementu BI, dioda Dl przewodzi, na bazie tranzystora T2 utrzymuje sie wysoki stan napiecia niezaleznie od polozenia suwaka potencjometru R7. Tranzystor T2 przewodzi, a tranzystor Tl jest zablokowany i droga dJa impulsów z wejscia A jest odcieta.

Przy niepracujacej podstawie czasu brak jest na wejsciu A impulsów. Jezeli mimo buku tych impulsów ma dzialac regulacja amplitudy sygnalu wyjsciowego R7, to tranzystor T3 normalnie zablokowany, wprowadza sie w stan przewodzenia, przez zmiane z niskiego na wysokie napiecie stanu na wyjsciu bramki logicznej B2. Ten rodzaj pracy jest potrzebny w oscyloskopie przy ogladaniu figur Lissajous.

W analogiczny sposób dziala uklad dla wejscia B, z tym, ze nie posiada on mozliwosci legulacji napiecia wyjsciowego przy braku impulsów sterujacych wejscie B.

Element logiczny B4 steruje praca T7, w sposób analogiczny jak element BI sieiowa l pi ;-ic;| iianzyslora T2.

Do wspólnego punktu rezystorów R19 i R20 dolaczony jest uklad zlozony z szeregowo polaczonych rezystora R22, tranzystora T9 i diody D2. Przy wysokim napieciu na wyjsciu elemeulu logicznego li < rianzystor [V jest zablokowany i regulacja amplitudy impulsu wyjsciowego B przez zmiane napiecia na suwaku poiciicjomcmi K2I dziala w pelnym zakresie. Przy niskim stanie na wyjsciu elementu logicznego B.*, lianzv5>ioi r> /ostaje nasycony i do punktu wspólnego polaczenia rezystorów R19 i R20 doplywa dodatkowy piad pi ze/ diode l>.\ nasycony tranzystor T9 i rezystor R22. Dioda D2 jest elementem nieliniowym korygujacym zaleznosc napiecia wyjsciowego od polozenia suwaka potencjometru R21. Ten rodzaj pracy powoduje zmniejszenie zakiesii regnlai \\ amplitudy sygnalu wyjsciowego i jest przydatny przy ogladaniu na ekranie jednoczesnie dwu przebiegów pizy dwu róznych wspólczynnikach czasu.

Prady kolektorowe tranzystorów T2 i T7 steruja odpowiednio tranzystory T5 i TH) pracujace w ukladzie wspólnej bazy.

Tranzystor T12 nie jest blokowany i przewodzi stale, dlatego tez droga dla sygnalów z wejsc WZ, WD I <\o WDn jest stale otwarta. Sygnaly te tworza sume z jedna z kombinacji sygnalów sterujacych wejscia A i B. Diody D8 i D9 zabezpieczaja przed uszkodzeniem tranzystor Tl2 przy nadmiernym napieciu dolaczonym do zewnetrznego wejscia WZ.4 104 809 Diody D4, D5, D6 stanowia dwustronny uklad ograniczajacy, obcinajacy zsumowane przebiegi ze wszystkich wejsc, jezeli suma pradów tych przebiegów przekroczy dopuszczalna wartosc. Prady sygnalów wejsciowych z kolektorów tranzystorów T5, T10, Tl2 przez ogranicznik diodowy D4, D5 steruja od strony emitera tranzystor Tl3, pracujacy w ukladzie wspólnej bazy. Napiecie wyjsciowe z rezystorów R29, R30 steruje w bazie wtórnik wyjsciowy z tranzystorem T14.

W zaleznosci od stanu napiecia na wyjsciu elementu logicznego B5, tranzystor Tl 1 jest zablokowany lub przewodzacy. Jezeli tranzystor Tl 1 przewodzi, wtedy zwiera on do ujemnego bieguna zródla El wspólny punkt kolektorów tranzystorów T5, T10, Tl2, a dioda D4 zostaje zablokowana niezaleznie od rodzaju sygnalów wejsciowych, ustawienia potencjometrów R7 i R21 oraz niezaleznie od stanu wyjsciowego elementów logicznych Bl,B2,B3iB4.

Na wyjsciu nie otrzymuje sie zadnego sygnalu. Impulsy sterujace element logiczny B5 pozwalaja zatem na kluczowanie, w wymaganych odcinkach czasu, przebiegu zlozonego z sumy sygnalów sterujacych wejscia A, B, WZ, WD1 do WDn oraz napiec stalych z potencjometrów R7 i R21.

Rezystor R26 ustala wstepny prad dla tranzystora Tl 2.

Claims (8)

Zastrzezenia patentowe

1. Nanosekundowy kluczowany uklad liniowego sumowania impulsów i napiec stalych, znamienny tym, zerna co najmniej dwa wejscia, z których pierwsze (A) polaczone jest z baza pierwszego tranzystora wejsciowego (Tl), którego emiter polaczony jest z równoleglym ukladem RC zlozonym z kondensatora (Cl) i rezystora (R2) oraz z emiterem pierwszego tranzystora kluczujacego (T3) i z pierwszym zródlem pradowym, korzystnie tranzystorem (T4), zas druga koncówka równoleglego ukladu RC polaczona jest z emiterem pierwszego tranzystora wzmacniajacego (T2), którego kolektor jest przez rezystor szeregowy (R3) polaczony z emiterem pierwszego tranzystor pracujacego w ukladzie OB (T5), którego kolektor z kolei jest polaczony z kolektorami drugiego tranzystora pracujacego w ukladzie OB (T10), trzeciego tranzystora kluczujacego (Tli) oraz trzeciego tranzystora wejsciowego (Tl2) przy czym kolektor tego trzeciego tranzystora wejsciowego (Tl 2) polaczony jest z anoda lewej diody (D4), której katoda z kolei jest polaczona z anoda diody obcinajacej (D6) i katoda prawej diody (D5), której anoda polaczona jest z emiterem trzeciego tranzystora pracujacego w ukladzie OB (Tl3), którego kolektor jest polaczony z baza wtórnika emiterowego (Tl4), zas drugie wejscie ukladu (B) polaczone jest z baza drugiego tranzystora wejsciowego (T6), którego emiter polaczony jest z drugim równoleglym ukladem RC zlozonym z kondensatora (C2) i rezystora (R15) i z drugim zródlem pradowym korzystnie tranzystorem (T8), przy czym druga koncówka drugiego równoleglego ukladu RC polaczona jest z emiterem drugiego tranzystora wzmacniajacego (T7), a jego kolektor przez rezystor szeregowy (R16) polaczony jest z emiterem drugiego tranzystora pracujacego w ukladzie OB (T10).

2. Uklad wedlug zastrz. 1, znamienny tym, ze baza trzeciego tranzystora kluczujacego (Tli) polaczona jest przez rezystor (R35) z wyjsciem piatego elementu logicznego (B5) i przez rezystor szeregowy (R36) z ujemnym biegunem drugiego zródla napiecia (E2), a emiter tego tranzystora kluczujacego (Tli) dolaczony jest do ujemnego bieguna pierwszego zródla napiecia (El) o potencjale wyzszym od potencjalu drugiego zródla (E2), przy czym wyjscie piatego elementu logicznego (B5)jest przez rezystor (R34) polaczone z dodatnim biegunem zródla napiecia zasilania.

3. Uklad wedlug zastrz. 1, znamienny tym, ze emiter trzeciego tranzystora wejsciowego (Tl2) polaczony jest ze wspólnym punktem koncówek rezystorów (R40-l^-R40-n), których drugie koncówki stanowia wewnetrzne wejscia dodatkowe (WDl-rWDn), przy czym do wspólnego punktu koncówek tych rezystorów (R40-l-rR40-n) dolaczona jest koncówka rezystora (R38), który jest w szereg polaczony z rezystorem (RJM), dolaczonym do wejscia zewnetrznego (WZ), przy czym baza trzeciego tranzystora wejsciowego (Tl 1) polaczona jest z katoda diody odniesienia (D7), której anoda jest polaczona z masa, a baza tego tranzystora prze/ rezysini (R32) polaczona jest z i ujemnym biegunem pierwszego zródla zasilania (El).

4. Uklad wedlug zastrz. 1, z n a m i e n n.y tym, ze baza pierwszego tranzystora kluczujacego ( H > K*t przez rezystor szeregowy (R12) polaczona z wyjsciem drugiego elementu logicznego, przez drugi rezystor {U 1Ot z masa, a przez trzeci rezystor (Rl 1) z ujemnym biegunem zródla napiecia zasilania.

5. Uklad wedlug zastrz. 1, znamienny tym, ze baza drugiego tranzystora wzmacniajacego t I ') irst przez rezystory szeregowe (R19, R20) polaczona z suwakiem drugiego potencjometru regulacji iwpie^w wyjsciowego (R21) liniowo zaleznego od napiecia na drugim wejsciu ukladu (B) oraz z rezystoniu (KM), którego druga koncówka polaczona jest z masa oraz z katoda trzeciej diody kluczujacej (D3), której ;n> dolaczona jest do wyjscia czwartego elementu logicznego (B4), a do punktu wspólnego szeregowo polac/on\ch rezystorów (R19, R20) dolaczony jest rezystor kolektorowy (R12), którego druga koncówka polaczona jest z104 809 5 kolektorem drugiego tranzystora kluczujacego (T9), którego emiter polaczony jest z katoda drugiej diody (D2), której anoda polaczona jest z koncówka potencjometru (R21) polaczona z dodatnim biegunem zródla napiecia zasilania, zas baza tego tranzystora kluczujacego (T9) jest przez rezystor szeregowy (R25) polaczona z wyjsciem trzeciego elementu logicznego (B3).

6. Uklad wedlug zastrz. 1, znamienny tym, ze baza pierwszego tranzystora kluczujacego (T3) polaczona jest przez rezystor (RIO) z masa , a przez rezystor (Rll) z ujemnym biegunem zródla napiecia zasilania oraz przez rezystor szeregowy (R12) z wyjsciem drugiego elementu logicznego (B2).

7. Uklad wedlug zastrz. 1, znamienny tym, ze suwak pierwszego potencjometru (R7) regulacji napiecia wyjsciowego sygnalu sterujacego pierwsze wejscie ukladu (A) polaczony jest przez rezystor (R13) z baza drugiego tranzystora wzmacniajacego (T7).

8. Uklad wedlug zastrz. 1, znamienny tym, ze baza pierwszego tranzystorawzmacniajacego (T2) jest przez rezystor szeregowy (R6) polaczona z suwakiem pierwszego potencjometru regulacji napiecia wyjsciowego, przy czym do bazy tego tranzystora (T2) dolaczona jest katoda pierwszej diody (Dl), której anoda polaczona jest wyjsciem pierwszego elementu logicznego (BI).