PL102822B1 - Uklad prostowniczy - Google Patents
Uklad prostowniczy Download PDFInfo
- Publication number
- PL102822B1 PL102822B1 PL19380376A PL19380376A PL102822B1 PL 102822 B1 PL102822 B1 PL 102822B1 PL 19380376 A PL19380376 A PL 19380376A PL 19380376 A PL19380376 A PL 19380376A PL 102822 B1 PL102822 B1 PL 102822B1
- Authority
- PL
- Poland
- Prior art keywords
- transistors
- area
- base
- emitter
- bases
- Prior art date
Links
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Rectifiers (AREA)
Description
Przedmiotem wynalazku jest uklad prostowniczy wykonany w postaci scalonej.
W znanych rozwiazaniach uklad prostowniczy wykonuje sie w technologii krzemowej epiplanarnej,
wykorzystujac typowe tranzystory ze zwartymi obszarami — najczesciej baza zwarta jest z kolektorem, niekiedy
z emiterem. W wyniku tego, projektowanie topologii ukladu prostowniczego sprowadza sie do powielenia
geometrii typowego tranzystora, co wymaga zachowania wymaganych technologia odleglosci pomiedzy
poszczególnymi obszarami, a tranzystory z ukladu prostowniczego róznia sie od tranzystorów z ukladów
scalonych jedynie innym ukladem polaczen metalicznych.
W znanym rozwiazaniu wszystkie cztery tranzystory w polaczeniu diodowym wykonano jako identyczne
tranzystory o bazie zwartej z emiterem, umieszczone na oddzielnych wyspach izolacyjnych. Przeplyw pradu
przez tranzystory ukladu prostowniczego odbywa sie tylko w niewielkim obszarze, przy niewykorzystaniu
pozostalej czesci tranzystorów. Zwieksza to intensywnosc uszkodzen na skutek wystepowania lokalnie duzych
gestosci pradu. Wymagane technologia odleglosci poszczególnych obszarów zwiekszaja powierzchnie struktury
scalonej, zmniejszaja uzysk produkcyjny i powoduja straty materialu wyjsciowego. Powazna wada jest brak
symetrii charakterystyk pradowo-napieciowych tranzystorów w polaczeniu diodowym. Tranzystory polaczone
ze soba kolektorami maja inne charakterystyki, niz tranzystory polaczone ze soba bazami. Wywolane jest te
bocznikujacym dzialaniem diod kolektor-podloze, co szczególnie intensywnie wystepuje przy duzych
wartosciach pradu, powodujac róznice w spadku napiecia w kierunku przewodzenia, a w zwiazku z tym
zmniejszenie niezawodnosci ukladu prostowniczego.
Celem wynclazku jest symetryzacja charakterystyk ukladu prostowniczego i zmniejszenie wymaganych
odleglosci pomiedzy niektórymi obszarami ukladu scalonego. Cel ten zostal osiagniety poprzez konstrukcje
scalonego ukladu prostowniczego wykonanego w technologii epiplanarnej, skladajacego sie z czterech
tranzystorów z emiterami zwartymi do baz. Tranzystory polaczone ze soba kolektorami maja powierzchnie
wieksza od tranzystorów polaczonych ze soba bazami, przy czym w obszarach emiterów wykonane sa okna
zmniejszajace rezystancje rozproszona baz, natomiast obszar baz tranzystorów polaczonych ze soba bazami2 102 822
zwiera sie z obszarem izolacji bez zachowania wymaganej technologia odleglosci pomiedzy baza a izolacja oraz
pomiedzy emiterem a izolacja.
Uklad prostowniczy wedlug wynalazku, zapewnia zmniejszenie powierzchni struktury ukladu scalonego
oraz kosztów produkcji, wykazujac parametry elektryczne przewyzszajace znane uklady prostownicze ,
i zapewniajac zwiekszona niezawodnosc ukladu scalonego.
Wynalazek zostanie blizej objasniony na przykladzie wykonania pokazanym na rysunku.
Tranzystory T1 i T2 polaczone ze soba kolektorami wykonano na wyspach izolacyjnych, przy czym obszar
kolektora C wraz z kontaktem K do obszaru kolektora otacza z wymaganym zapasem technologicznym obszar
bazy B, wewnatrz którego wykonano obszar emitera E, który posiada okna zmniejszajace rezystancje
rozproszona bazy. Tranzystory T3 i T4 polaczone ze soba bazami, wykonano na wyspach izolacyjnych, przy
czym obszar kolektora C otacza obszar bazy na powierzchni struktury tylko na wymaganej technologia
odleglosci kontaktu kolektora od obszarów typu p. Na pozostalej czesci obszaru bazy miesci sie obszar emitera
E, posiadajacy okna zmniejszajace rezystancje rozproszona bazy. Kontakt do obszaru bazy tych tranzystorów
pokrywa znaczna czesc obszaru bazy B, caly emiter E oraz czesc przylegajacego do obszaru bazy obszaru
izolacji I.
Claims (1)
1. Zastrzezenie patentowe Uklad prostowniczy wykonany w postaci scalonej, skladajacy sie z czterech tranzystorów z emiterem zwartym do bazy, znamienjiy tym, ze tranzystory (T1) i (T2) polaczone ze soba kolektorami maja powierzchnie wieksza od tranzystorów (T3) i (T4) polaczonych ze soba bazami, przy czym w obszarach emiterów tranzystorów wykonane sa okna, zas obszar baz tranzystorów polaczonych ze soba bazami zwiera sie z obszarem izolacji, bez zachowania wymaganej technologia odleglosci pomiedzy baza a izolacja oraz pomiedzy emiterem a izolacja. Prac. Poligraf. UP PRL naklad 120+18 Cena 45 zl
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL19380376A PL102822B1 (pl) | 1976-11-20 | 1976-11-20 | Uklad prostowniczy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL19380376A PL102822B1 (pl) | 1976-11-20 | 1976-11-20 | Uklad prostowniczy |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL102822B1 true PL102822B1 (pl) | 1979-04-30 |
Family
ID=19979434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL19380376A PL102822B1 (pl) | 1976-11-20 | 1976-11-20 | Uklad prostowniczy |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL102822B1 (pl) |
-
1976
- 1976-11-20 PL PL19380376A patent/PL102822B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412142A (en) | Integrated circuit incorporating low voltage and high voltage semiconductor devices | |
| US3482111A (en) | High speed logical circuit | |
| US4007385A (en) | Serially-connected circuit groups for intergrated injection logic | |
| JPS60101951A (ja) | ゲ−トアレイ | |
| IL49123A (en) | Semiconductor arrangement for logic circuitry | |
| US3961351A (en) | Improvement in or relating to integrated circuit arrangements | |
| JP2822781B2 (ja) | マスタスライス方式半導体集積回路装置 | |
| US4380708A (en) | I2 L With polysilicon diodes and interconnects | |
| PL102822B1 (pl) | Uklad prostowniczy | |
| US3947865A (en) | Collector-up semiconductor circuit structure for binary logic | |
| US3465213A (en) | Self-compensating structure for limiting base drive current in transistors | |
| US4659947A (en) | PLA with forward-conduction bipolar "and" array and I2 L "OR" array | |
| US4338619A (en) | Flip-flop circuit | |
| JPS58130557A (ja) | Ｃｍｏｓ装置 | |
| EP0056191B1 (en) | Integrated injection logic | |
| JPH0630377B2 (ja) | 半導体集積回路装置 | |
| US3411052A (en) | Logical circuit arrangement having a constant current gain for controlled operation i saturation | |
| US4107547A (en) | Logic circuit for a semiconductor integrated circuit | |
| KR100194197B1 (ko) | 이종 접합 트랜지스터의 열 배출 통로 및 그 형성방법 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| KR800001342B1 (ko) | 논리(論理)회로용 반도체 배열 | |
| JPS60124838A (ja) | 半導体集積回路 | |
| JPS59224171A (ja) | 半導体装置 | |
| JPS62274924A (ja) | 集積注入論理出力回路 | |
| JPS5610956A (en) | Semiconductor integrated circuit |