PL102419B1 - A system for varying logical convention of a signal - Google Patents
A system for varying logical convention of a signal Download PDFInfo
- Publication number
- PL102419B1 PL102419B1 PL19100476A PL19100476A PL102419B1 PL 102419 B1 PL102419 B1 PL 102419B1 PL 19100476 A PL19100476 A PL 19100476A PL 19100476 A PL19100476 A PL 19100476A PL 102419 B1 PL102419 B1 PL 102419B1
- Authority
- PL
- Poland
- Prior art keywords
- signal
- input
- logical
- convention
- output
- Prior art date
Links
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 101710176296 Switch 2 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
Przedmiotem wynalazku jest uklad zmiany konwencji logicznej sygnalu przeznaczony do stosowania w
ukladach cyfrowych.
Aktualnie, przy wspólpracy róznych cyfrowych ukladów elektronicznych dla dopasowania konwencji
logicznej sygnalów stosuje sie uklady negacji sygnalów, przelaczanych za pomoca przelaczników indywidualnie
dla kazdego sygnalu, lub uklady z elementami AND OR-INVERT. Uklady te wykorzystuja prosty i
zanegowany sygnal wejsciowy oraz prosty i zanegowany sygnal przelaczajacy. Wada tych ukladów jest
koniecznosc stosowania indywidualnych przelaczników dla kazdego sygnalu, wzglednie elementów negacji dla
uzyskania sygnalów zanegowanych, co prowadzi do pogorszeni? wlasnosci dynamicznych tych ukladów i
zmniejszenia ich niezawodnosci.
Celem wynalazku jest uproszczenie struktury ukladu zmiany konwencji a tym samym polepszenie jego
wlasnosci dynamicznych oraz zwiekszenie niezawodnosci. Cel ten osiagnieto przez zastosowanie w ukladzie
zmiany konwencji logicznej sygnalu, dwuwejsciowego elementu realizujacego funkcje alternatywy wylaczajacej
oraz polaczonego z nim przelacznika konwencji, przy czym sygnal wejsciowy, którego konwencja podlega
zmianie jest polaczony z jednym z wejsc elementu realizujacego funkcje alternatywy wylaczajacej a drugie
wejscie tego elementu jest polaczone z wyjsciem przelacznika konwencji, którego pierwsze wejscie jest
polaczone z sygnalem zera logicznego a drugie wejscie z sygnalem jedynki logicznej. Wyjscie elementu
alternatywy wylaczajacej stanowi wyjscie ukladu.
Zaleta ukladu wedlug wynalazku jest stosowanie jednego przelacznika dla dowolnej liczby sygnalów
wejsciowych oraz poprawa wlasnosci dynamicznych i niezawodnosci ukladu przez uproszczenie jego struktury.
Przedmiot wynalazku jest uwidoczniony w przykladowym rozwiazaniu na rysunku, na którym
przedstawiono schemat blokowy ukladu.
Jak przedstawiono na rysunku uklad zmiany konwencji logicznej sygnalu zawiera dwuwejsciowy element 1
realizujacy funkcje alternatywy wylaczajacej i przelacznik konwencji 2 przy czym sygnal wejsciowy A jest
polaczony z jednym z wejsc elementu 1. Drugie wejscie elementu 1 jest polaczone z wyjsciem B przelacznika2 102 419
konwencji 2, którego pierwsze wejscie C jest polaczone z sygnalem zera logicznego a drugie wejscie D z sygnalem
jedynki logicznej, przy czym wyjscie E e!ementu 1 stanowi wyjscie ukladu.
Uklad dziala w nastepujacy sposób. Przelacznik konwencji 2 przelacza na wejscie F elementu 1 sygnal C
zera logicznego lub D jedynki logicznej. Element 1 daje na wyjsciu E sygnal jedynki logicznej w przypadku gdy
sygnaly na jego wejsciach A i F sa rózne i zero logiczne gdy sa równe. Jezeli przelacznik konwencji 2 podaje na
wejscie Flelementu 1 sygnal B zera logicznego wtedy w przypadku gdy sygnal wejsciowy A jest zerem logicznym
to sygnal wyjsciowy E elementu 1 jest tez zeremlogicznym. 4
W przypadku gdy sygnal wejsciowy A jest jedynka logiczna sygnal wyjsciowy E elementu 1 jest tez
jedynke logiczna. W tym przypadku uklad nie zmienia konwencji logicznej sygnalu wejsciowego A. *
i ~--~W cftlu zmiany konwenqi logicznej sygnalu wejsciowego A przelacznik konwencji 2 powinien podac na
wejscie F elementu 1 sygnal D jedynki logicznej. Gdy sygnal wejsciowy A jest zerem logicznym to sygnal
wyjsciowy E elementu 1 jest jedynka logiczna, a gdy sygnal wejsciowy A jest jedynka logiczna to sygnal
wyjsciowy E elementu 1 jest zerem logicznym. W tym przypadku uklad zmienia konwencje logiczna sygnalu
wejscia A na przeciwna.
Claims (1)
1. Zastrzezenie patentowe Uklad zmiany konwencji logicznej sygnalu zawierajacy dwuwejsciowy element i przelacznik konwencji, znamienny tym, ze sygnal wejsciowy (A) jest polaczony z jednym z wejsc elementu (1) realizujacego funkcje alternatywy wylaczajacej a drugie wejscie tego elementu jest polaczone z wyjsciem (B) przelacznika konwencji (2), którego pierwsze wejscie (C) jest polaczone z sygnalem zera logicznego a drugie wejscie (D) z sygnalem jedynki logicznej, przy czym wyjscie (E) elementu (1) realizujacego funkcje stanowi wyjscie ukladu. m < q Prac. Poligraf. UP PRL naklad 120+18 Cena 45 zl
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL19100476A PL102419B1 (pl) | 1976-07-06 | 1976-07-06 | A system for varying logical convention of a signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL19100476A PL102419B1 (pl) | 1976-07-06 | 1976-07-06 | A system for varying logical convention of a signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL102419B1 true PL102419B1 (pl) | 1979-03-31 |
Family
ID=19977692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL19100476A PL102419B1 (pl) | 1976-07-06 | 1976-07-06 | A system for varying logical convention of a signal |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL102419B1 (pl) |
-
1976
- 1976-07-06 PL PL19100476A patent/PL102419B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5045714A (en) | Multiplexer with improved channel select circuitry | |
| ATE353509T1 (de) | Skalierbare vermittlungsschaltung | |
| SE9602458L (sv) | Seriell-parallell- och parallell-seriellomvandlare innefattande frekvensdelare | |
| US4188547A (en) | Multi-mode control logic circuit for solid state relays | |
| GB1129464A (en) | Digital frequency and phase detector | |
| PL102419B1 (pl) | A system for varying logical convention of a signal | |
| JPH10233662A5 (pl) | ||
| US5557649A (en) | Circuit configuration for dividing a clock signal | |
| KR950022132A (ko) | 논리 집적 회로 모듈 | |
| JPS57132430A (en) | Superconductive logical circuit | |
| SU731562A1 (ru) | Устройство дл устранени вли ни дребезга контактов | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| SU1262723A1 (ru) | Входное логическое устройство | |
| SU788389A1 (ru) | Последовательный счетчик с двухпроводной св зью | |
| KR910002977Y1 (ko) | 프린터의 포트 절환회로 | |
| SU1621143A1 (ru) | Триггер IK-типа | |
| SU824448A1 (ru) | Счетчик с накоплением | |
| SU843177A1 (ru) | Д-триггер | |
| SU1437969A2 (ru) | Триггер | |
| SU725242A2 (ru) | Делитель частоты импульсов | |
| SU1622941A1 (ru) | Устройство дл переключени электрических цепей | |
| JPS6127024A (ja) | 選択回路 | |
| SU766020A1 (ru) | Двоичный счетчик | |
| RU2147787C1 (ru) | D-к-триггер | |
| SU842965A1 (ru) | Запоминающий элемент |