SU824448A1 - Счетчик с накоплением - Google Patents

Счетчик с накоплением Download PDF

Info

Publication number
SU824448A1
SU824448A1 SU792817310A SU2817310A SU824448A1 SU 824448 A1 SU824448 A1 SU 824448A1 SU 792817310 A SU792817310 A SU 792817310A SU 2817310 A SU2817310 A SU 2817310A SU 824448 A1 SU824448 A1 SU 824448A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
bits
bit
triggers
Prior art date
Application number
SU792817310A
Other languages
English (en)
Inventor
Ромас Юозо Трейдерис
Original Assignee
Trejderis Romas Yu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trejderis Romas Yu filed Critical Trejderis Romas Yu
Priority to SU792817310A priority Critical patent/SU824448A1/ru
Application granted granted Critical
Publication of SU824448A1 publication Critical patent/SU824448A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

(54) СЧЕТЧИК С НАКОПЛЕНИЕМ
I Изобретение относитс  к автрматике и может быть использовано в много позиционных регул торах дл  автомати ческого регулировани  производительности параллельно работающей групйы устройств.Известен счетчик с накоплением, содержащий счётные разр ды, каждой из которых содержит триггер и элемент И llj . Недоста«гком этого счетчика с на- коплением  вл ютс  ограниченные функ циональные возможности. Известен также счетчик с HaKoiuieцием содержащий счетные разр ды, каждый из которых содержит первый и втсфой триггеры, каждый |Е азр д, кроме;п фвого , содержит TaKit n6t 9 и эл(вменгсыТШ1, mifc&gaii соединены с входг1ми i|M reipa того же разр да, а каждый разр д, кроме первого и второго, содержит также третий элемент ИЛИ, выхо которого соединен с первым входсм вт( триггера, первые входы первых э е юнтов ИЛИ соединены с первой шиной управлени  t2 . Недостатком этого устройства  вл етс  невозможность реверса. Цель изобретени  - обеспечение возможности реверса. Поставленна  цель достигаетс  тем, что в счетчик с накоплением, содержа14ИЙ .счетные разр ды, каждый из которых содержит первый и второй триггеры , каждый разр д, кроме первого, содержит также первый и второй элементы ИЛИ, выходы которыз соединены с входами первого триггера того же разр да , а каждый разр д, крбме первого и второго, содержит также третий элемент ИЛИ, выход которого соединен с первым входом второго триггера,первые входы первых элементов ИЛИ соединены с первой шиной управлени ,в каждый разр д,кроме первого и второго, введен вспомогательный триггер и четвертый элемент ИЛИ, а такзке в ка эдый разр д введен первый элемент ИЛИ-НБ, а во все разр ды, кроме первого и второго, также введены и вторые элементы ИЛИНЕ , выходы которых соединены с первь&ш входами вспомогательных тригге ров этих же разр дов, аторае входы KEumoro из вспомогательных триггеров соединены с выходами четвертых элечентов ИЛИ тех же разр дов, первые рходы триггеров первого и втоij )oro разр дов соединены соответственно с первым и вторым выходами перво .го.триггера первого разр да, вторые :Схсшы вторых триггеров каждого из разр дов соединены с выходами первых элементов ИЛИ-НЕ тех же разр дов, первый и второй входы первого тригге ра первого разр да соединены соответ . ственно с первой и второй управл ющи Ш шинами, первые входы первых элеме тов ИЛИ-НЕ всех разр дов., кроме пер .вого и вторых элементов ИЛИ всех раз р дов, соединены со второй управл ющей шиной, а первый вход первого эле мента ИЛИ-НЕ первого разр да соедине с первой управл ющей шиной, котора  соединена с первыми входами вторых элементов ИЛИ-тНЕ, вторые входы первых элементов ИЛИ-НЕ первого и второ го разр дов соединены с первЕЛми вхо дами вторых триггеров соответственно первого и второго разр дов, вторые входы, первого и второго элементов. ИЛИ каждого из разр дов, кроме перво го и второго, соединены с выходами вспомогательного и втррого триггеров того же разр да, а вторые входы первого и второго элементов ИЛИ второго разр да соединены с выходами вторых триггеров соответственно первого и второго разр дов, первый выход первого триггера каждого разр да соединен с входами второго элемента ИЛИ-Н и четвертого элемента ИЛИ всех старших разр дов, второй выход первого триггера каждого разр да соединен с входами первых элементов ИЛИ-НЕ и третьих элементов ИЛИ всех старших разр дов. На чертеже показана структурна  схема счетчика с накоплением. Он содержит счетные разр ды 1-3, каздый из,которых содержит первый 4 и второй 5 триггеры, каждый разр д, кроме первого, содержит также первый 6 и второй 7 элементы ИЛИ, каждый разр д, кроме первого и второго, содержит вспомогательный триггер 8 и третий элемент ИЛИ 9, а также в каждый разр д введен лервый элемент ;Ш1И-НЕ 10, а во все разр ды, кроме первого и второго, также введены и вторые элементы ИЛИ-НЕ 11, выходы первых и вторых элементов ИЛИ б .и 7 каждого разр да соединены с входами первого триггера 4- того же разр да, а каждый разр д, кроме первого и . второго, содержит также четвертый элемент ИЛИ 12, выход которого соеди ней с. первым входом второго триггера 5, первые входы первых элеме{1Трв ИЛИ 6 соединены с первой шиной 13 управлени , выходы втррых. элеменфов ИЛИ-НЕ 11 каждого разр да сОедигюны с первыми входами вспомогательных триггеров 8 этих же разр дов, вторые .-входы к аждого из вспомогательных триггеров 8 .соединены с выходгили чет вертых элементов ИЛИ 12 тех же разр  дов, первые входы вторых триггеров 5 первого 1 и второго 2 разр дов соединены соответственно с первым и вторым выходами первого триггера 4 первого разр да 1, вторые входы вторых триггеров 5 каждого из разр дов соединены с выходами первых элементов ЛИ-HE 10 тех ,же разр дов, первыйи второй входы первого триггера 4 первого разр да 1 соединены соответственно с первой 13 и второй 14 управл ющими шинами, первые входы первых элементов ИЛИ-НЕ 10 всех разр дов, кроме первого и вторых элементов ИЛИ 7 всех разр дов соединены со второй управл ющей шиной 14, а первый вход первого элемента ИЛИ-НЕ 10 первого разр да 1 соединен с первой управл ющей шиной 13/ котора  соединена с первыми входами вторых элементов ИЛИНЕ 11, вторые входы первых элементов ИЛИ-НЕ 10 первого 1 и второго 2 разр дов соединены с первьши входами вторых триггеров 5 соответственно . первого 1 и второго 2 разр дов, вторые входы первого б и второго 7 элементов ИЛИ каждого из разр дов, кроме первого 1 и второго 2, соединены с выходами вспомогательного 8 и второго 5 триггеров того же разр да, а вторые входы первого б и второго 7 элементов. ИЛИ второго, разр да соединены выходами вторых триггеров 5 соответственно первого 1 и второго 2 разр дов, первый выход первого триггера 4 каждого разр да соединен с входами второго элемента ИЛИ-НЕ 11 и четвертого элемента ИЛИ всех старших разр дов, второй выход первоготриггера 4 казвдого разр да соединен с входами первых элементов ИЛИ-НЕ 10 и третьих элементов ИЛИ 9 всех старших разр дов.. . . Работа устройства осуществл етс  следующим образом. Переключением вспомогательных 8, первого 4 и второго 5 триггеров соответственно при нулевых, и единичных сигналах на щинах управлени , триггеры наход тс  в нулевом состо нии. При единичном сигнале на шине 13 управлени  первый триггер 4 первого разр дапереключаетс  в единичное состо ние и одновременно снимаетс  , запрет с элемента ИЛИ-НЕ 10. Нулевой сигнал этой же ШИНЫ переключает в единичное состо ние второй триггер 5 первого разр да, который снимает запрет с элеме нта ИЛИ 6 второго разр да . Сдедующий единичный сигнал переключает в. единичное состо ние первый тр(иггер 4 второго разр да . Ана .лргичным образом функционируют и другие триггеры. единичном сигнале н шине 14 управлени  первый триггер первого разр да переключаетс  в нулевое состо ние и снимает запрет с элемента ИЛИ-НЕ 10 второго разр да одновременно накладывает запрет на первый триггер 4 третьего разр да.

Claims (1)

  1. Формула изобретения
    Счетчик с накоплением, содержащий 15 счетные разряды, каждый из которых, содержит, первый и второй триггеры, каждый разряд, кроме первого, содержит также первый и второй элементы ИЛИ, выходы которых соединены с 20 входами первого триггера того же разряда, а каждый разряд, кроме первого и второго,содержит также третий элемент. ИЛИ, выход которого соединен с первым входом второго триггера, пер- _ вые входы первых элементов ИЛИ сое- *5 динены с первой шиной·управления, отличающийся тем, что, с целью обеспечения возможности реверса, в каждый разряд, кроме первого и второго, введен вспомогательный 3D триггер и четвертый элемент ИЛИ, а также в каждый разряд введен первый элемент ИЛИ-HE, а во все разряды, ;кроме первого и второго, также введены и вторые элементы ИЛИ-HE, выхо- 35 !ды которых соединены с первыми входами вспомогательных триггеров этих же разрядов, вторые входы каждого из вспомогательных триггеров соеди-. йены с выходами четвертых элементов ,дд ’.ИЛИ тех же разрядов, первые входы вторых триггеров первого и второго разрядов соединены соответственно с первым и вторым выходами первого триггера первого разряда, вторые .входы вторых триггеров каждого из разрядов соединены с выходами первых элементов ИЛИ-HE тех же разрядов, первый и второй входы.первого триг5 гера первого разряда соединены соответственно о первой и второй управляющими шинами, первые входы первых элементов ИЛИ-НЕ всех разрядов, кроме первого,и вторых элементов ИЛИ всех разрядов, соединены со второй .управляющей шиной, а первый вход первого^элемента ИЛИ-HE первого разряда соединен с первой управляющей шиной, которая соединена с первыми входами вторых элементов ИЛИ-HE, вторые входы первых элементов ИЛИ-НЕ первого и второго разрядов соединены с первыми входами вторых тригге- , ров соответственно первого и второго разрядов, вторые входы первого и .. второго элементов ИЛИ каждого из разрядов, кроме первого и второго, соединены с выходами вспомогательного и второго триггеров того же разряда, а вторые входы первого и второго элементов ИЛИ второго разряда соединены с выходами вторых триггеров. соответственно первого и второго разрядов, первый выход первого Триггера каждого разряда соединен с входами второго элемента ИЛИ-HE и,, четвертого элемента ИЛИ всех старших разрядов, второй выход первогр триггера каждого разряда соединен с входами первых элементов ИЛИ-HE и третьих элементов ИЛИ всех старших разрядов.
SU792817310A 1979-07-27 1979-07-27 Счетчик с накоплением SU824448A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792817310A SU824448A1 (ru) 1979-07-27 1979-07-27 Счетчик с накоплением

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792817310A SU824448A1 (ru) 1979-07-27 1979-07-27 Счетчик с накоплением

Publications (1)

Publication Number Publication Date
SU824448A1 true SU824448A1 (ru) 1981-04-23

Family

ID=20849609

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792817310A SU824448A1 (ru) 1979-07-27 1979-07-27 Счетчик с накоплением

Country Status (1)

Country Link
SU (1) SU824448A1 (ru)

Similar Documents

Publication Publication Date Title
SU824448A1 (ru) Счетчик с накоплением
SU809633A1 (ru) Распределитель
SU1734208A1 (ru) Многовходовый счетчик
SU641658A1 (ru) Многопрограмный делитель частоты
SU741464A1 (ru) Коммутатор каналов с переменным циклом работы
SU379054A1 (ru) КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^--
SU1045400A1 (ru) Делитель частоты следовани импульсов
SU661810A2 (ru) Счетное устройство
SU437225A1 (ru) Триггерное устройство
SU1162037A1 (ru) Делитель частоты импульсов
SU1269254A1 (ru) Счетчик с накоплением
SU1078622A1 (ru) Пересчетное устройство
SU606210A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1162040A1 (ru) Цифровой накопитель
SU788389A1 (ru) Последовательный счетчик с двухпроводной св зью
SU809579A1 (ru) Делитель частоты следовани иМпульСОВ
SU748878A1 (ru) Распределитель импульсов
SU515314A1 (ru) Определитель линии вызывающего абонента в автоматической коммутационной системе
SU671034A1 (ru) Делитель частоты импульсов на семь
SU526080A1 (ru) Многофазный делитель числа импульсов
SU480196A1 (ru) Многостабильное пересчетное устройство
SU364109A1 (ru) Распределитель импульсов на потенциальных элед1ентах
SU884150A1 (ru) Разр д реверсивного счетчика импульсов
SU594530A1 (ru) Ячейка пам ти дл регистра сдвига
SU1081803A1 (ru) Счетчик