PL102264B1 - Analog-digital constant voltage stabilizer - Google Patents

Description

Przedmiotem wynalazku jest analogowo-cyfrowy stabilizator napiecia stalego odznaczajacy sie zero¬ wym bledem stabilizacji napiecia wyjsciowego w stanie ustalonym oraz szybkim osiaganiem stanu ustalonego.

Znane sa stabilizatory napiecia stalego zawiera¬ jace tranzystor regulacyjny wlaczony w przewód wyjsciowy, zalaczony w ukladzie wspólnego emi¬ tera oraz wzmacniacz sygnalu bledu z petla sprze¬ zenia zwrotnego wlaczona miedzy wyjscie stabili¬ zatora i regulowane zródlo napiecia odniesienia.

Istota wynalazku polega na wyposazeniu stabili¬ zatora napiecia stalego w korekcyjna cyfrowa pe¬ tle sygnalu bledu zawierajaca przetwornik analo¬ gowo-cyfrowy, którego wejscie jest polaczone z wyjsciem stabilizatora a którego wyjscie jest po¬ laczone z jednym z wejsc ukladu dodawania slów cyfrowych, przy czym drugie wejscie ukladu odej¬ mowania slów cyfrowych jest polaczone ze zródlem wzorcowych slów cyfrowych wytwarzajacym slo¬ wo zaleznie od nastawy rezystora nastawczego a- nalogowej petli sygnalu bledu stabilizatora a wyj¬ scie ukladu odejmowania slów cyfrowych jest po¬ laczone z jednym z wejsc ukladu dodawania slów cyfrowych, przy czym wyjscie ukladu dodawania slów cyfrowych jest polaczone z wejsciem rejestru sterujacego a drugie wejscie ukladu dodawania slów cyfrowych jest polaczone petla sprzezenia zwrotnego z wyjsciem rejestru sterujacego, na któ¬ re jest zalaczony przetwornik cyfrowo-analogowy, którego wyjscie jest polaczone poprzez rezystor sprzegajacy z wejsciem analogowego wzmacniacza sygnalu bledu.

Przedmiot wynalazku jest pokazany w przykla¬ dowym wykonaniu na rysunku analogowo-cyfro- wego stabilizatora napiecia stalego, na którym fig. 1 przedstawia korekcyjna petle sygnalu bledu, a fig. 2 schemat blokowy stabilizatora.

W stabilizatorze napiecia tranzystor regulacyjny Tp jest polaczony swym korektorem z dodatnim biegunem zasilacza sieciowego Eu, emiterem z u- jemnym biegunem zródla napiecia wzorcowego Ep, dodatnia koncówka wyjsciowa stabilizatora i masa wzmacniacza sygnalu bledu A, a baza z wyjsciem wzmacniacza bledu A. Dodatni biegun zródla na¬ piecia wzorcowego Er polaczony jest poprzez rezy¬ stor Rp z wejsciem wzmacniacza bledu A i rezy¬ storem Rvc- Druga koncówka rezystora RVc jest polaczona z ujemna koncówka zasilacza sieciowego Eu, która z kolei jest identyczna z ujemna koncówka wyj¬ sciowa stabilizatora. Korekcyjna petla sygnalu ble¬ du posiada przetwornik analogowo-cyfrowy AC, którego wejscia sa polaczone z wyjsciem stabiliza¬ tora. Wyjscie przetwornika analogowo-cyfrowego AC jest polaczone z jednym z wejsc ukladu odej¬ mowania slów cyfrowych SUB. Do drugiego wej¬ scia ukladu odejmowania SUB dolaczone jest zró¬ dlo wzorcowych slów cyfrowych CO. Wyjscie u- kladu odejmowania polaczone jest z jednym wej- 102 264102 264 3 sdem ukladu dodawania slów cyfrowych AD. Wyj¬ scie ukladu dodawania AD jest polaczone z reje¬ strem sterujacym RS. Rejestr sterujacy RS ma wejscie polaczone z drugim wejsciem ukladu doda¬ wania AD i z wejsciem przetwornika cyfrowo-a- nalogowego CA. Dzialanie korekcyjnej petli cyfro¬ wej polega na dodatkowym oddzialywaniu poprzez wzmacniacz sygnalu bledu A w taki sposób, by skompensowac resztkowy blad stabilizacji napiecia wynikajacy z niedoskonalego dzialania stabiliza¬ tora. Ten resztkowy blad stabilizacji przejawia sie jako róznica spadku napiecia na rezystorze Rvc sluzacym do nastawiania napiecia i napiecia wyj¬ sciowego E0 stabilizatora. Petla korekcyjna napie¬ cia K wytwarza na swym wyjsciu dodatkowy prad, który poprzez rezystor sprzegajacy Rk jest dostar¬ czany do rezystora RVc i tym samym redukuje do zera blad stabilizacji.

Dzialanie petli korekcyjnej w przypadku wyste¬ powania jakiegokolwiek bledu stabilizacji rozpoczy¬ na sie od wytworzenia w ukladzie odejmowania SUB róznicy slowa wyjsciowego przetwornika ana¬ logowo-cyfrowego AC zaleznego od napiecia wyj¬ sciowego E0 i slowa wytwarzanego przez zródlo slów wzorcowych CO. Slowo róznicowe jest rózne od zera, gdy wystepuje blad stabilizacji. Slowo róznicowe dodawane jest przez uklad dodawania AD do poprzedniej zawartosci rejestru sterujacego R§, a powstala w ten sposób suma jest umieszcza¬ na w rejestrze sterujacym RS. Nowa zawartosc re¬ jestru sterujacego RS po przetworzeniu przez prze¬ twornik cyfrowo-analogowy CA w napiecie oddzia¬ luje poprzez dzielnik rezystorowy Rk — Rvc i wzmacniacz bledu A na tranzystor regulacyjny Tp.

Wskutek tego zmienia sie spadek napiecia kolektor- -emiter tranzystora Tp, a w rezultacie zmniejsza sie blad stabilizacji.

Po ewentualnym powtórzeniu tego* cyklu blad stabilizacji przybiera wartosc mniejsza od naj¬ mniej znaczacego bitu przetwornika analogowo-cy¬ frowego AC, a wiec nie mozna odróznic go od zera. Dzieki zastosowaniu w stabilizatorze napiecia 40 stalego cyfrowej petli korekcyjnej wedlug wyna¬ lazku zredukowany zostal do zera blad stabiliza¬ cji napiecia w stanie ustalonym. Osiaganie stanu ustalonego jest przyspieszone wskutek pozostawie¬ nia w stabilizatorze zródla napiecia wzorcowego.

Poniewaz korektor wytwarza jedynie napiecie ko¬ rygujace resztkowy blad stabilizacji, jego wyjs¬ ciowy przetwornik cyfrowo-analogowy jest ukla¬ dem prostym i tanim.

. FTZ Cena '4§ zl DN-J, C. 134/79

Claims (1)

1. Zastrzezenie patentowe Analogowo-cyfrowy stabilizator napiecia stalego zawierajacy tranzystor regulacyjny wlaczony w przewód wyjsciowy zalaczony w ukladzie wspól¬ nego emitera oraz analogowe zródla napiecia wzor¬ cowego i wzmacniacza sygnalu bledu z analogowa petla sprzezenia wlaczona miedzy wyjscie stabili¬ zatora i analogowe zródlo napiecia wzorcowego, znamienny tym, ze posiada korekcyjna cyfrowa petle sygnalu bledu zawierajaca przetwornik ana¬ logowo-cyfrowy (AC), którego wejscie jest pola¬ czone z wyjsciem stabilizatora a którego wyjscie jest polaczone z jednym z wejsc ukladu odejmo¬ wania slów cyfrowych (SUB), przy czym drugie wejscie ukladu odejmowania slów- cyfrowych (SUB) jest polaczone z zródlem wzorcowych slów cyfrowych (CO) wytwarzajacym slowo zalezne od nastawien rezystora nastawczego (Rvc) analogowej petli sygnalu bledu, a wyjscie ukladu odejmowania slów cyfrowych (SUB) jest polaczone z jednym z wejsc ukladu dodawania slów cyfrowych (AD), przy czym wyjscie ukladu dodawania slów cyfro¬ wych (AD) jest polaczone z wejsciem rejestru ste¬ rujacego (RS) a drugie wejscie ukladu dodawania slów cyfrowych (AD) jest polaczone petla sprze¬ zenia zwrotnego z wyjsciem rejestru sterujacego (RS) na które jest zalaczony przetwornik cyfrowo- analogowy (CA) którego wyjscie jest polaczone po¬ przez rezystor sprzegajacy (Rk) z wejsciem analo¬ gowego wzmacniacza sygnalu bledu (A). ¦—CCA KriRs"H AD hk" fi-.*