PL101443B1 - Elektroniczny uklad sumowania sygnalow czestotliwosciowych ze stalym mnoznikiem programowanym - Google Patents

Description

Przedmiotem wynalazku jest elektroniczny uklad sumowania dowolnej liczby sygnalów czestotliwoscio¬ wych ze stalym mnoznikiem programowanym, o wyjsciu czestotliwosciowymc Znane uklady sumowania sygnalów czestotliwosciowych ze stalym mnoznikiem programowanym o wyjsciu czestotliwosciowym oparte sa na wykorzystaniu sumatorów n-bitowych. Uklady te skladaja sie z czesci przetwarzajacej czestotliwosc na cyfre, a nastepnie z wlasciwej czesci sumujacej, oraz mnoznika programowanego. W niektórych sposród tych ukladów dodatkowo wymagany jest na wyjsciu uklad przetwarza¬ nia cyfry na czestotliwosc.

Uklady te posiadaja niedogodnosci, a to ze wzgledu na to, ze sa to uklady rozbudowane i skomplikowane, oraz wprowadzaja opóznienie czasowe wyniku spowodowane koniecznoscia przetworzenia czestotliwosci na cyfre i cyfry na czestotliwosc.

Celem wynalazku jest wyeliminowanie wspomnianych niedogodnosci, skonstruowanie prostego ukladu eliminujacego opóznienie w uzyskaniu wyniku.

Cel ten spelnia rozwiazanie wedlug wynalazku.

Istota wynalazku jest zastosowanie ukladu arytmetycznej sumy n-bitowej i licznika liczacego w dól polaczonych w ten sposób, ze wyjscia binarne ukladu arytmetycznej sumy n-bitowej podane sa na wejscia równoleglego wpisu licznika taktowanego impulsami z generatora korzystnie o duzej czestotliwosci, bramkowa¬ nymi w momencie osiagniecia stanu zerowego licznika, lub dokonywania wpisu równoleglego. Wejscie taktujace licznika jest jednoczesnie wyjsciem calego ukladu, i Inicjowanie wpisu równoleglego dokonuje sie impulsami z generatora korzystnie z niesymetrycznym przebiegiem, których czestotliwosci warunkuje wartosc mnoznika. Przedmiot wynalazku przedstawiony jest w przykladzie wykonania na rysunku.

Wyjscia ukladu arytmetycznej sumy n-bitowej 1 polaczone sa z wejsciami wpisu równoleglego licznika 2 liczacego w dól.Licznik 2 taktowany jest impulsami z generatora duzej czestotliwosci 6, które bramkowane sa sygnalem z detektora stanu zerowego 3 w momencie osiagniecia przez licznik 2 stanu zerowego, lub impulsami2 101443 z generatora 5 inicjujacymi jego wpis równolegly0 Bramka 4 zamykana jest w momencie wykrycia stanu zerowego licznika 2Jtib w momencie dokonywani* wpisu do licznika 2.

Czestotliwosc impulsów z generatora 5 warunkuje wartosc mnoznika. Wejscie taktujace licznika 2 jest jednoczesnie wyjsciem calego ukladu. Otrzymywany sygnal wyjsciowy ukladu sumowania sygnalów czestotli¬ wosciowych ze stalym mnoznikiem programowanym jest sygnalem czestotliwosciowym- < Pr3v\ Poligraf. UP PRL naklad 120+18 Cena 45 zl

Claims (1)

1. Zastrzezenie patentowe Elektroniczny uklad sumowania sygnalów czestotliwosciowych ze stalym mnoznikiem programowanym, znamienna tym, ze posiada uklad arytmetycznej sumy n-bitowej (1) polaczony z licznikiem (2) liczacym w dól, przy czym wyjscia binarne ukladu arytmetycznej sumy n-bitowej (1) podane sa na wejscia wpisu równoleglego licznika (2) liczacego w dól, a jego wejscie inicjujace wpis równolegly sterowane jest impulsami z generatora o zmiennej czestotliwosci (5) korzystnie z niesymetrycznym przebiegiem impulsów, przy czym impulsy z generatora (6) korzystnie o duzej czestotliwosci taktujace licznik (2) liczacy w dól bramkowane sa w momencie osiagniecia stanu zerowego licznika (2), lub dokonywania wpisu równoleglego, przy czym jego wejscie taktujace jest jednoczesnie wyjsciem ukladu. *