NO840632L - Kvantiseringsledd for dpcm-koder - Google Patents
Kvantiseringsledd for dpcm-koderInfo
- Publication number
- NO840632L NO840632L NO840632A NO840632A NO840632L NO 840632 L NO840632 L NO 840632L NO 840632 A NO840632 A NO 840632A NO 840632 A NO840632 A NO 840632A NO 840632 L NO840632 L NO 840632L
- Authority
- NO
- Norway
- Prior art keywords
- read
- quantization
- rom
- dpcm
- bits
- Prior art date
Links
- 238000013139 quantization Methods 0.000 title claims description 47
- 238000003860 storage Methods 0.000 claims description 40
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000011002 quantification Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
Description
Kvantiseringsledd for DPCM- koder
Oppfinnelsen angår et kvantiseringsledd for DPCM-koder, omfattende et leselager hvis adresseinngang får DPCM-signalverdiene tilført, og ved hvis datautgang de kvantiserte DPCM-signalverdier utleses som kodeord.
DPCM-kodere anvendes til datareduksjon. Kvantiseringsleddet tilordner til enhver tid flere kodeord som opptrer ved dets inngang, et eneste kodeord som - for det meste etter en ytterligere kodeomsetning - blir sendt ut. Kvantiseringsleddet kan f.eks. være oppbygget som logisk portkobling. Likeledes kan der som kvantiseringsledd benyttes et leselager (ROM). Da enhver mulig inngangsverdi til kvantiseringsleddet representerer en adresse for leselageret, er behovet for lagerplasser anseelig.
Med utgangspunkt i et kvantiseringsledd av den innlednings-vis angitte art har oppfinnelsen til oppgave å gi anvisning på et kvantiseringsledd med lite lagerplassbehov.
Denne oppgave blir ifølge oppfinnelsen løst ved at der
er forkoblet leselagerets adresseinngang en begrenser som DPCM-signalverdiene tilføres uten fortegnsbit, at fortegnsbiten for hver DPCM-signalverdi sammenfattes med det tilhørende utleste kodeord til den kvantiserte DPCM-signalverdi, og at der fra og med en på forhånd gitt størrelse av DPCM-signalverdiene stadig utleses samme høyestverdige kodeord fra leselageret.
Allerede av den grunn at fortegnsbiten ikke blir tilført kvantiseringsleddet, blir behovet f.or nødvendige lagerplasser halvert. Ved begrensningen av adressene til en maksimalverdi skjer en ytterligere reduksjon. Allerede ved begrensningen til halv maksimalverdi skjer der igjen en halvering av antall nød-vendige kodeord. Da også de utleverte kodeord omfatter et mindre verdiområde, fås her påny en innsparing av en eller også flere bits pr. kodeord. Begrensningen av inngangsadressene til en maksimalverdi har i alminnelighet ingen ulemper, da det likevel er båndbegrensede signaler som behandles eller anvendes videre.
Det er gunstig om i det minste den lavestverdige bit hos hver DPCM-signalverdi ikke blir tilført begrenseren og omfanget av leselagerets adresser derved blir minsket.
Ved sløyfningen av den lavestverdige bit eller av flere lavverdige bits fås for hver sløyfebit en ytterligere halvering av adresseområdet. Ved velvalgte kvant iseringsområder forblir kvantiseringsleddets nøyaktighet bibeholdt.
Det er gunstig om i det minste den respektive lavestverdige bit av hver kvantisert DPCM-signalverdi ikke blir lagret i leselageret og de utleste kodeord blir supplert ved tilføyelse av lavverdige bits.
Ved avrundingen av utleste verdier fra kvantiseringsleddet er det mulig å minske behovet for lagerplasser ytterligere.
I den forbindelse må man selvsagt ta hensyn til den forlangte nøyaktighet. Ved gunstig plasserte kvantiseringsgrenser kan de lavestverdige bits erstattes med konstante verdier.
Ytterligere gunstige utformninger er angitt i de øvrige underkrav.
Et utførelseseksempel på oppfinnelsesgjenstanden vil bli belyst nærmere under henvisning til tegningen.
Fig. 1 viser en kjent DPCM-koder.
Fig. 2 viser et kvantiseringsledd i henhold til oppfinnelsen. Fig. 3 viser et kvantiseringsledd som kan kobles om, og
fig. 4 viser et kvantiseringsledd som er realisert med
et eneste leselager og likeledes kan kobles om.
På fig. 1 ses prinsippkoblingsskjemaet for en DPCM-koder. Denne DPCM-koder får ved sin inngang 1 digitaliserte samplingsverdier tilført. Inngangen 1 er forbundet med en første inngang til et subtraksjonsledd SB hvis utgang er tilkoblet adresseinngangen til et kvantiseringsledd QA. Utgangen fra kvantiseringsleddet QA er forbundet med en kodeomformer CU hvis utgang er betegnet med 2. Dessuten er utgangen fra kvantiseringsleddet QA forbundet med en første inngang til et addisjonsledd AD hvis utgang er forbundet med inngangen til en prediktor PR. I predik-toren PR skjer i enkleste .tilfelle en multiplikasjon med en konstant faktor. Prediktorens utgang er forbundet med en annen inngang til addisjonsleddet AD og med subtraksjonsinngangen til subtraksjonsleddet SB.
En DPCM-koder omformer en sekvens av samplingsverdier Sg til en sekvens av kvantiserte DPCM-signalverdier A Sg som hver blir bestemt ut fra en ved beregning anslått verdi s og samplingsverdien. Kvantiseringsleddet QA har i den forbindelse
til oppgave hver gang å tilordne et område av inngangsverdier
- disse anvendes som adresser - en eneste utgangsverdi.
For eksempel blir der tilordnet 512 adresser bare 16 forskjellige utgangsverdier ASg. I dette eksempel går man ut fra at der fra leselageret ROM utleses kodeord med en bredde av 8 bits. Her utgjør den høyestverdige bit fortegnet. Ved sammen-knytning av den anslåtte verdi med den aktuelle samplingsverdi kan der fås en ordbredde på 9 bits. Disse 9 bits As^blir til-ført leselageret som adresse. Behovet for lagerplasser ved denne enkle koder utgjør således allerede 2 "8 bits. Istedenfor et leselager (Read-Only-Memory) kan der også anvendes andre lager-typer. Ved kostbare kvantiseringsledd eller slike som kan kobles om, blir behovet for lagerplasser igjen øket betraktelig. Kodeomformeren CU som er etterkoblet leselageret, omformer leselagerets f.eks. 16 mulige oatgangskombinas joner til kodeord Ase med en bredde av 4 bits. Kodeomformeren kan realiseres både som logikkobling og som leselager.
På fig. 2 ses et kvantiseringsledd ifølge oppfinnelsen. Det inneholder et leselager ROM hvis adressebuss og databuss
er betegnet med henholdsvis AB2 og DBl. Adresseinngangen er betegnet med 1^ og datautgangen med 0^.
Foran leselageret ROM sitter en begrenser BGR som via
sin adressebuss ABl får tallverdien av DPCM-signalverdiene As tilført, og som avgir en begrenset adresse via adressebussen AB2 til leselageret ROM. Adressebiten ABl omfatter n bits, mens kvantiseringsleddet ialt får tilført n+1 bits. Fortegnsbiten VZB blir ført forbi begrenseren BGR og leselageret ROM og kommer til en inngang 1^til en koder CO hvis inngang I^ er forbundet med databussen DBl. Koderen avgir de kvantiserte differansesig-naler over en ytterligere databuss DB2. Adressebussen ABl er på tegningen inndelt i en lavereverdig del som er tilkoblet en første inngang 1^ til begrenseren BGR, og en høyereverdig del som er tilkoblet en annen inngang I,~til begrenseren BGR. Denne inndeling skal symbolisere begrensningen til 2 adresser .
Innen DPCM-koderen blir der ofte regnet med toerkomplementkoden pga. fordeler når det gjelder addisjon og subtraksjon. Denne kode er vist i følgende tabell for n = 8.
Leselageret ROM må selvsagt ikke få denne toerkomplement-kode tilført som adresse. For like positive og like negative verdier må der stadig dannes samme adressekombinasjon, slik det f.eks. er tilfellet ved en dual koding av verdiene 0 til 255. Ved dette eksempel gikk man ut fra at der blir tilført begrenseren BGR dualkodede adresser (DPCM-signalverdier). Ved kombina-sjon med fortegnsbiten fås da ved de utleste kodeord CW en for-dobling av•verdiområdet. Som adresse får leselageret bare n-m bits tilført. De øvrige m høyestverdige bits bevirker ingen ytterligere forstørrelse av det utleste kodeord. For eksempel skal der skje en begrensning av inngangsverdiene allerede fra og med verdien 127. Går man ut fra n = 8, betyr det at den høyestverdige bit BSB etter fortegnsbiten VZB stadig fra og med tallverdien 128 antar tilstanden logisk 1. Det vil si at en bit BSB med et logisk 1 innebærer at der for alle lavereverdige
bits likeledes blir satt logisk 1, noe som svarer til tallverdien 127 som høyestverdige kodeord.
En slik begrenser har den enklest tenkelige utførelse
(fig. 5). Den består av syv ELLER-porter (ORI til 0R7) over hvilke der føres en og en adressebit B^ til B^. Ved alle andre innganger til ELLER-portene opptrer biten BSB = 7, som setter alle ELLER-portutgangene på logisk ett såsnart terskelverdien på 127 blir overskredet. En forutsetning for en slik begrenser-oppbygning er anvendelsen av en fortegnkode hvor negative tall skiller seg fra like store positive tall bare ved fortegnsbiten. Å realisere begrensere for toerkomplementkoden er heller ikke noe problem for fagfolk. Begrenseren blir hensiktsmessig som antydet på fig. 2 integrert i leselageret ROM. Ved begrensningen til maksimal verdi av adressen blir for det første antall kodeord redusert, og for det annet behøves færre bits til å represen-tere de kodeord som tilsvarer adresseverdiene. Bredden av databussen DBl er tilsvarende redusert. Koderen CO forsyner de av leselageret ROM utleverte kodeord igjen med en fortegnsbit.
Den kan i tillegg også foreta en omdannelse til en toerkomple-mentkode. Dessuten blir de høyereverdige bits supplert for å
gi en databuss av den bredde som anvendes i DPCM-sløyfen.
På fig. 3 ses et kvantiseringsledd som kan kobles om.
Det inneholder fire leselagre ROMI til R0M4 som er sammenkoblet på inngangssiden via adressebussen ABl og på utgangssiden via 3-state-utganger og databussen DBl. Dessuten får alle leselag-rene resp. deres integrerte begrensere samtidig de bruksmessig høyestverdige bits BMB tilført. Fra en styreenhet ST blir ett og ett leselager ROMI til R0M4 koblet til aktiv tilstand via aktiveringsinnganger El til E4. Ved utvalget av de forskjellige leselagre blir der realisert forskjellige kvantiseringskarakteristikker. Utvalget skjer fra styreenheten, som ikke inngår i oppfinnelsen, ved stadig kontroll av leseadressene, det vil altså
si at amplitudene av den opptredende informasjon.
For eksempel skjer en forskjellig kvantisering i avhengig-het av differansen mellom suksessive signalamplituder. Styreenheten består da i det vesentlige av et subtraksjonsledd som f.eks. får to på hinannen følgende signalverdier tilført. Stør-relsen av differansen - det er i alminnelighet nok bare å ta hensyn til de høyestverdige bits - bestemmer så kvantiseringen.
Foran adresseinngangene til fjerde leselager R0M4 sitter et addisjonsledd AD. Databussen DBl og fortegnsbiten er igjen ført til koderen CO.
Som allerede nevnt er det ved dette kvantiseringsledd mulig ved påstyring av forskjellige leselagre å realisere forskjellige kvantiseringskarakteristikker. En ytterligere innsparing av lagerplasser blir oppnådd idet DPCM-signalverdiene As, dvs. adressene, avrundes, f.eks. ved sløyfning av den lavestverdige bit eller av r lavverdige bits.
Addisjonsleddet AD som sitter foran leselageret R0M4, får den komplette inngangsadresse tilført over en databuss AB. Til adressen adderes en konstant verdi. Fra addisjonsleddets utgang får adresseinngangen til fjerde leselager R0M4 igjen tilført samme bits som det øvrige leselager.
Addisjonen bevirker at det til tross for avrunding av adresseverdiene blir mulig å forskyve grensene for kvantiserings-områdene. I koderen CO foregår igjen supplering av de utleste verdier til en databuss DB2 av fornøden bredde.
På fig. 4 er et kvantiseringsledd som kan kobles om, vist realisert med bare ett leselager R0M5. Skjemaet tilsvarer i det vesentlige kvantiseringsleddet på fig. 1. Leselageret R0M5 har imidlertid en ekstra inngang 15 som styreenheten ST griper inn over. Dette skjer ved hjelp av to adressestyreledninger ADR hvormed der innstilles fire forskjellige adresseområder
for leselageret. I tillegg blir dessuten de utleste kodeord avrundet ved sløyfning av de t lavestverdige bits, så et utlest kodeord omfatter n-(m+r+t) bits. (m = antall høyestverdige bits som ikke anvendes til adresseringen,, r = antall bits innspart ved avrunding, t = antall bits innspart ved avrunding av de utleste kodeord).
For de videre beregninger i DPCM-sløyfen blir de utleste kodeord igjen ved tilføyelse av de ti lavestverdige bits supplert til det nødvendige antall bits. Suppleringen kan skje ved hjelp av faste logiske verdier eller også fra styreenheten sva-rende til de valgte kvantiseringer.
Et kort beregningseksempel skal påny anskueliggjøre mulig-hetene ved innsparing.
Opprinnelig var f.eks. 2 9"8 bits lagerplasser nødvendige.
Ved sløyfning av fortegnet og begrensning av den maksimale adres-7 se til 127 istedenfor opprinnelig +/- 255 behøves ennu 2 "7
bits. Ved avrunding av adressen med bare en bit og avrunding av de utleste kodeord med en bit behøves ennu 2^'6 bits av lagerplasser i et leselager. Ved dette eksempel betyr det en reduksjon i lagerplasser til ca. 1/10 av det opprinnelige plassbehov.
Claims (10)
1. Kvantiseringsledd (QA) for DPCM-koder, omfattende et leselager (ROM) hvis adresseinngang d2 ) får DPCM-signalverdiene
tilført, og ved hvis datautgang de kvantiserte DPCM-signalverdier ( AsJ y blir utlest som kodeord,
karakterisert ved at der er forkoblet leselagerets (ROM) adresseinngang (l^ ) en begrenser (BGR) som får DPCM-signalverdiene (As) tilført uten fortegnsbit (VZB), at fortegnsbiten (VZB) for hver DPCM-signalverdi (As) sammenfattes med det tilhørende utleste kodeord (CW) til den kvantiserte DPCM-signalverdi (Asg), og at der, regnet fra et på forhånd gitt beløp av DPCM-signalverdiene (As), stadig utleses samme høyestverdige kodeord (CW) fra leselageret (ROM).
2. Kvantiseringsledd som angitt i krav 1, karakterisert ved at i det minste den lavestverdige bit (LSB) av hver DPCM-signalverdi (As) ikke blir til-ført begrenseren (BGR) og leselagerets (ROM) adresseomfang derved minskes.
3. Kvantiseringsledd som angitt i krav 1 eller 2, karakterisert ved at i det minste den respektive lavestverdige bit (LSB) av hver kvantisert DPCM-signalverdi (Asg) ikke er lagret i leselageret (ROM), og at de utleste kodeord suppleres ved tilføyelse av lavverdige bits.
4. Kvantiseringsledd som angitt i krav 1, 2 eller 3, karakterisert ved at begrenseren (BGR) er integrert i leselageret (ROM).
5. Kvantiseringsledd som angitt i et av kravene 1-4, karakterisert ved at kvantiseringsleddet (QA) inneholder flere leselagre (ROMI til R0M4) med forskjellige kvantiseringskarakteristikker hvorav til enhver tid ett leselager (ROMI til R0M4) blir aktivert av en styreenhet.
6. Kvantiseringsledd som angitt i krav 5,
karakterisert ved at et kvantiseringsledd med forskjellige kvantiseringskarakteristikker er realisert i et eneste leselager (ROM) hvis lagerområder kan kobles om via ekstra adresseinnganger (1^).
7. Kvantiseringsledd som angitt i et av kravene 1-6, karakterisert ved at der er forkoblet begrenseren (BGR) et addisjonsledd (AD) som adderer et konstant beløp til de for fortegnsbiten (VZB) befridde DPCM-signalverdier (As).
8. Kvantiseringsledd som angitt i et av kravene 1-7, karakterisert ved at leselagerets (ROM) adresseinngang under sløyfning av den lavestverdige bit omfatter seks bits, og at de lagrede kodeord under sløyfning av den lavestverdige bit hvert omfatter seks bits.
9. Kvantiseringsledd som angitt i et av kravene 1-8, karakterisert ved at der er etterkoblet leselageret (ROM; ROMI til R0M4) en koder (CO) som får de utleste kodeord, fortegnsbiten og eventuelt de ikke lagrede lavestverdige bits tilført, og som omsetter de utleste kodeord til toerkomplementkoden.
10. Kvantiseringsledd som angitt i et av kravene 1-9, karakterisert ved at den samlede koblingsan-ordning er tilført som integrert komponent.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833306334 DE3306334A1 (de) | 1983-02-23 | 1983-02-23 | Quantisierer fuer dpcm-codierer |
Publications (1)
Publication Number | Publication Date |
---|---|
NO840632L true NO840632L (no) | 1984-08-24 |
Family
ID=6191637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO840632A NO840632L (no) | 1983-02-23 | 1984-02-20 | Kvantiseringsledd for dpcm-koder |
Country Status (8)
Country | Link |
---|---|
US (1) | US4540973A (no) |
EP (1) | EP0117525A3 (no) |
JP (1) | JPS59161944A (no) |
AU (1) | AU546796B2 (no) |
BR (1) | BR8400738A (no) |
CA (1) | CA1214280A (no) |
DE (1) | DE3306334A1 (no) |
NO (1) | NO840632L (no) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4905297A (en) * | 1986-09-15 | 1990-02-27 | International Business Machines Corporation | Arithmetic coding encoder and decoder system |
US4891643A (en) * | 1986-09-15 | 1990-01-02 | International Business Machines Corporation | Arithmetic coding data compression/de-compression by selectively employed, diverse arithmetic coding encoders and decoders |
US4725885A (en) * | 1986-12-22 | 1988-02-16 | International Business Machines Corporation | Adaptive graylevel image compression system |
US4853969A (en) * | 1987-01-13 | 1989-08-01 | Recognition Equipment Incorporated | Quantized digital filter |
JPH0738120B2 (ja) * | 1987-07-14 | 1995-04-26 | 三菱電機株式会社 | 音声記録再生装置 |
US4995059A (en) * | 1988-01-14 | 1991-02-19 | Canon Kabushiki Kaisha | Predictive coding device |
JP2561854B2 (ja) * | 1988-03-02 | 1996-12-11 | 国際電信電話株式会社 | 符号化装置 |
DE3822355A1 (de) * | 1988-07-01 | 1990-01-04 | Siemens Ag | Dpcm-coder fuer hohe datenraten |
US5043728A (en) * | 1988-11-02 | 1991-08-27 | Canon Kabushiki Kaisha | Predictive coding device and predictive decoding device |
DE69033583T2 (de) * | 1989-09-28 | 2001-03-08 | Canon Kk | Bildaufnahmegerät |
DE3933491A1 (de) * | 1989-10-06 | 1991-04-18 | Endress Hauser Gmbh Co | Anordnung zur umwandlung einer elektrischen eingangsgroesse in ein dazu proportionales elektrisches gleichsignal |
JP3011424B2 (ja) * | 1990-01-24 | 2000-02-21 | 株式会社東芝 | A/d変換器 |
JP3248719B2 (ja) * | 1990-08-30 | 2002-01-21 | 新日本製鐵株式会社 | パルスコード変調回路 |
US5604502A (en) * | 1994-03-21 | 1997-02-18 | Lucent Technologies Inc. | Motion video compression system with inverse discrete cosine transform mismatch control |
US6295379B1 (en) * | 1997-09-29 | 2001-09-25 | Intel Corporation | DPCM image compression with plural quantization table levels |
US6014093A (en) * | 1998-02-27 | 2000-01-11 | Hayes; Adam T. | Pulse coding system |
GB2353924B (en) * | 1999-09-04 | 2003-10-22 | Siemens Plc | Improvements in or relating to data transmission |
US8281293B2 (en) * | 2007-07-24 | 2012-10-02 | International Business Machines Corporation | Copy-on-write optimization of immutable objects for objects oriented languages |
JP7367623B2 (ja) * | 2020-06-25 | 2023-10-24 | 横河電機株式会社 | データ管理システム、データ管理方法、および、データ管理プログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5533211A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Form feeder |
US4206447A (en) * | 1979-04-09 | 1980-06-03 | Bell Telephone Laboratories, Incorporated | Adaptive quantizer apparatus for differential coding of nonuniform digital signals |
US4454498A (en) * | 1979-05-21 | 1984-06-12 | Siemens Aktiengesellschaft | Adjustable attenuation member for a digital telecommunications system |
JPS56115048A (en) * | 1980-02-15 | 1981-09-10 | Nec Corp | Code converting circuit |
JPS56131238A (en) * | 1980-03-18 | 1981-10-14 | Sharp Corp | Pcm system processor |
FR2481026B1 (no) * | 1980-04-21 | 1984-06-15 | France Etat | |
US4437087A (en) * | 1982-01-27 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Adaptive differential PCM coding |
-
1983
- 1983-02-23 DE DE19833306334 patent/DE3306334A1/de not_active Withdrawn
-
1984
- 1984-02-14 US US06/580,035 patent/US4540973A/en not_active Expired - Fee Related
- 1984-02-20 NO NO840632A patent/NO840632L/no unknown
- 1984-02-20 BR BR8400738A patent/BR8400738A/pt unknown
- 1984-02-21 JP JP59029701A patent/JPS59161944A/ja active Pending
- 1984-02-21 CA CA000447931A patent/CA1214280A/en not_active Expired
- 1984-02-22 EP EP84101867A patent/EP0117525A3/de not_active Withdrawn
- 1984-02-22 AU AU24818/84A patent/AU546796B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
AU546796B2 (en) | 1985-09-19 |
EP0117525A2 (de) | 1984-09-05 |
US4540973A (en) | 1985-09-10 |
CA1214280A (en) | 1986-11-18 |
BR8400738A (pt) | 1984-09-25 |
DE3306334A1 (de) | 1984-08-23 |
JPS59161944A (ja) | 1984-09-12 |
EP0117525A3 (de) | 1988-01-13 |
AU2481884A (en) | 1984-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO840632L (no) | Kvantiseringsledd for dpcm-koder | |
US4825105A (en) | Circuit for generation of logic variables, using multiplexes and inverters | |
US5113516A (en) | Data repacker having controlled feedback shifters and registers for changing data format | |
EP0644553A2 (en) | Circuit and method of interconnecting content addressable memory | |
EP0372841A3 (en) | Arrangement for and method of locating ROM in computer memory space | |
US4475181A (en) | Semiconductor memory | |
KR970014351A (ko) | 가변 길이 복호화 장치 | |
US4800535A (en) | Interleaved memory addressing system and method using a parity signal | |
JPH03105789A (ja) | 半導体記憶装置 | |
US4580129A (en) | Variable word length decoder | |
US5781135A (en) | High speed variable length code decoder | |
US4916544A (en) | Method and device for compression by the conditional encoding of digital image signals without loss of data | |
US5230054A (en) | Priority order judging device | |
WO2001029766A3 (en) | Neural network component | |
US4455648A (en) | Time division multiplex switching network unit | |
US4739308A (en) | Method for the formatting and unformatting of data resulting from the encoding of digital information using a variable length code and a device for using this method | |
JP2741836B2 (ja) | 適応型可変長符号器 | |
US4411009A (en) | Digital dual half word or single word position scaler | |
GB2224588A (en) | Multiplexed memory system | |
US5467371A (en) | Arrangement for generating pulse code modulation values | |
JPS63293944A (ja) | 論理回路代替方式 | |
US4364042A (en) | Data-transmission and data-processing system | |
EP0534549A2 (en) | Arrangement for generating pulse code modulation values in a telephone set | |
NO854054L (no) | Fremgangsm¨te til ¨ omforme kodeord av forskjellig lengde til dataord av samme bredde. | |
US5625786A (en) | Microprogram memory output circuit for selectively outputting fields of microinstruction word to a plurality of data terminals |