NO802538L

NO802538L - STORAGE DEVICE.

Info

Publication number: NO802538L
Application number: NO802538A
Authority: NO
Inventors: Hermann Prasch; Michael Suess
Original assignee: Siemens Ag
Priority date: 1979-08-28
Filing date: 1980-08-27
Publication date: 1981-03-02
Also published as: ES8104620A1; ES494536A0; DE2934771C3; DE2934771B2; DE2934771A1; DK365780A; EP0024721A3; EP0024721A2

Description

Oppfinnelsen angår en lagringsinnretning som omfatter et arbeidslager og et bufferlager, og hvor der ved påkrav om et lagret ord blir overført ord som i arbeidslageret grenser til det påkrevede ord sett fra adressen, fra arbeidslageret til bufferlageret og ytterligere utkrevede ord blir valgt ut fra bufferlageret ved hjelp av en multiplekser. The invention relates to a storage device which comprises a working storage and a buffer storage, and where, when a stored word is requested, words which in the working storage border the required word seen from the address are transferred from the working storage to the buffer storage and further required words are selected from the buffer storage by using a multiplexer.

Moderne prosessorer har meget stor behandlingskapasitet pr. tidsenhet. Dette gjelder spesielt for raske bipolare prosessorkomponenter som for tiden tilbys på markedet. Disse prosessorer muliggjør på grunn av sin teknologi meget korte syklustider på f.eks. 180 ns. Modern processors have a very large processing capacity per unit of time. This is especially true for fast bipolar processor components currently offered on the market. Due to their technology, these processors enable very short cycle times of e.g. 180 ns.

På grunn av disse i og for seg- ønskelige egenskaper stiller systemer som er utrustet med slike prosessorer, Due to these in and of themselves desirable properties, systems equipped with such processors,

store krav til arbeidslagrene. For det første må arbeidslageret i slike systemer på grunn av :sin høye behandlings-hastighet ha et anseelig omfang, da det samlede system ellers neppe kan arbeide effektivt. For det annet må disse lagre tilfredsstille betydelige krav med hensyn til hastighet når det gjelder aksess og arbéidssyklus. Kravet om omfang av lageret lar seg ikke omgå så lenge der. ikke står raskere bakgrunnslagre til rådighet. Korte aksesstider lar seg ikke oppnå direkte unntagen med bipolare lagerkomponenter med stort effektbehov ved lav integrasjonsgrad. great demands on labor stocks. First of all, the working warehouse in such systems must, due to its high processing speed, have a considerable scope, as otherwise the overall system can hardly work efficiently. Secondly, these warehouses must satisfy significant requirements with regard to speed in terms of access and work cycle. The requirement for the size of the warehouse cannot be circumvented for long there. faster background stores are not available. Short access times cannot be achieved directly, with the exception of bipolar storage components with large power requirements at a low degree of integration.

Ved billigere databehandlingssystemer som f.eks. anvendes for tekstbehandling, er det av hensyn til kostnad og omfang bare mulig å velge langsommere dynamiske MOS-lagre. Aksesstiden ved slike MOS-lagre ligger ved ca. 470 ns, og deres syklustid utgjør 600 ns. Sammenligner man den ovennevnte.syklustid for en rask prosessor med den nettopp nevnte, ser man at lagersyklustiden omtrent utgjør det tredobbelte av prosessorsyklustiden på 180 ns. Dette er et krasst misforhold, særlig når man går ut fra mikroprogrammer med store gjennomgangsstrømmer og tilsvarende hyppig aksess. In the case of cheaper data processing systems such as used for word processing, it is only possible to choose slower dynamic MOS stores for reasons of cost and scope. The access time for such MOS stores is approx. 470 ns, and their cycle time amounts to 600 ns. If you compare the above-mentioned cycle time for a fast processor with the one just mentioned, you see that the storage cycle time is roughly three times the processor cycle time of 180 ns. This is a stark mismatch, especially when starting from microprograms with large flow rates and correspondingly frequent access.

Anvendelsen av raske prosessorer krever altså enten anvendelse av meget raske lagre eller også anvendelsen av langsommere MOS-lagre kombinert med et godt lageropplegg. Da anvendelsen av bipolare lagre på grunn av kostnad og lager-omfang ikke kommer på tale ved billigere databehandlingssystemer, må der i forbindelse med bruk av et MOS-lager finnes et godt lageropplegg. Forsøk på løsninger i denne retning er allerede kjent. Ved store computere førte disse løsningsforsøk til et lagerhierarki hvor de i øyeblikket nødvendige data ble omladet fra det store langsomme lager til et mindre, raskere bufferlager så snart der ut fra et område ble påkalt en adresse. Dette såkalte Cache-opplegg er imidlertid av flere grunner ikke særlig egnet for billigere databehandlingssystemer: F.eks. er forvaltningsomfanget for stort og dermed de omkostninger som knytter seg til det. De bipolare bufferlagre som behøves for god treffrate, er for dyre. Tapseffekten ved slike bipolare bufferlagre er for høy, noe som er proble-matisk når det gjelder anvendelsen i kontorer osv. The use of fast processors therefore requires either the use of very fast stores or the use of slower MOS stores combined with a good storage arrangement. As the use of bipolar bearings due to cost and storage volume is not possible with cheaper data processing systems, a good storage arrangement must be found in connection with the use of a MOS storage. Attempts at solutions in this direction are already known. In the case of large computers, these attempted solutions led to a storage hierarchy where the currently required data was reloaded from the large, slow storage to a smaller, faster buffer storage as soon as an address was called from an area. However, this so-called Cache scheme is not particularly suitable for cheaper data processing systems for several reasons: E.g. the scope of management is too large and thus the costs associated with it. The bipolar buffers that are needed for a good hit rate are too expensive. The loss effect of such bipolar buffer storage is too high, which is problematic when it comes to the use in offices etc.

Der har vært foreslått en annen løsning, hvor der ikke skjer seriell aksess til et ord i lageret for at dette skal kunne tilbys prosessoren, men et størst mulig antall ord blir utlest fra eller innskrevet i lageret. Disse parallelt utleste ord blir lagret i et flerordregister og derfra enkeltvis tilført prosessoren ved hjelp av en multiplekser. Da aksessen til de enkelte ord her skjer, ved hjelp av en multiplekser, blir den aksesstid som skal til for å utlese ordene fra registeret, betydelig forkortet. En forutsetning for denne vinning i tid er imidlertid at de ord som utkreves etter tur av prosessoren, står i registeret og dermed kan velges ut av multiplekseren. Et slikt tilfelle foreligger bare når større blokker påkalles serielt. Dette er imidlertid ikke alltid tilfellet. Blir der f.eks. utført en to-adresse-kommando, så blir kommandoen først dekodet, noe som i det vesentlige foregår serielt. Så blir det første ord hos operand A sammenknyttet med første ord hos operand B og avlagt under B. Derpå skjer samme forløp med annet ord osv. inntil slutten av tegnrekken. De enkelte datastrømmer griper altså sterkt inn i hverandre. Skulle iman her anvende løsningen med multiplekser, ville det bare føre til en liten forbedring, da der i så fall leses og behandles adresser skiftevis fra kommandoens område, så fra adresseområdet for operand A og derpå fra adresseområdet for operand B, og resultatet igjen blir avlagt i området for operand B. Another solution has been proposed, where there is no serial access to a word in the storage in order for this to be offered to the processor, but the largest possible number of words is read from or written into the storage. These words read out in parallel are stored in a multi-word register and from there fed individually to the processor by means of a multiplexer. As the access to the individual words here takes place with the help of a multiplexer, the access time required to read out the words from the register is significantly shortened. However, a prerequisite for this gain in time is that the words that are required in turn by the processor are in the register and can thus be selected by the multiplexer. Such a case only exists when larger blocks are called serially. However, this is not always the case. Will there e.g. executed a two-address command, the command is first decoded, which essentially takes place serially. Then the first word of operand A is combined with the first word of operand B and placed below B. The same process then takes place with another word, etc., until the end of the string of characters. The individual data streams therefore interfere strongly with each other. Should iman use the solution with multiplexes here, it would only lead to a small improvement, as in that case addresses are read and processed alternately from the command's area, then from the address area for operand A and then from the address area for operand B, and the result is returned in the area of operand B.

Den oppgave som ligger til grunn for oppfinnelsen, består i å gi anvisning på en lagringsinnretning som går ut fra løsningsprinsippet med multiplekser, men unngår ulempene ved dette. Oppgaven blir ved en lagringsinnretning av den innledningsvis nevnte art løst ved at bufferlageret er oppbygget av registre, hvert med ett ords bredde, i et antall svarende til de forskjellige arter av ord, at der er tilordnet hvert register en ordart, at der ved påkrav om et ord skjer overføring av ordene i det adresserom som er tilordnet denne ordart, til det register som er tilordnet denne, og at aksess til et ytterligere ord av samme ordart fra samme adresserom når et slikt ord utkreves, skjer til bufferlageret ved hjelp av multiplekseren. The task underlying the invention consists in providing instructions for a storage device which starts from the solution principle with multiplexes, but avoids the disadvantages of this. The task is solved by a storage device of the kind mentioned at the outset by the fact that the buffer storage is made up of registers, each with a width of one word, in a number corresponding to the different types of words, that each register is assigned a type of word, that in the event of a request for a word, the words in the address space assigned to this type of word are transferred to the register assigned to it, and that access to a further word of the same type of word from the same address space, when such a word is required, occurs to the buffer storage using the multiplexer.

Tilordning av bufferlagerets registre til de enkelte ordarter skjer ved hjelp av en markering som er utviklet fra mikroprogrammet og karakteriserer ordarten. I de enkelte skritt av det mikroprogram som avvikles for utførelse av en maskinkommando, ligger det nemlig fast om der skal foretas aksess til en kommando, til en operand A eller til en operand B i arbeidslageret (i det følgende blir der som ordarter betegnet en kommando resp. en operand.A resp. en operand B). Fra mikroprogrammet kan der således utvikles en markering som er tilordnet ordarten, og ved hvis hjelp de enkelte datastrømmer kan avkobles innbyrdes. Dermed er det mulig å lagre f.eks. kommandoer i første register, operander.A i annet register og operander B i tredje register av bufferlageret. Således er det mulig for å etterkomme en kommando å ta ut kommandoens enkelte ord av første register, de enkelte ord av operand A fra annet register og de enkelte ord av operand B fra tredje register etter tur. Hvilket register som påstyres, blir fastlagt ved markeringen. Allocation of the buffer storage's registers to the individual parts of speech is done with the help of a marking that has been developed from the microprogram and characterizes the part of speech. In the individual steps of the microprogram that are executed for the execution of a machine command, it is determined whether access is to be made to a command, to an operand A or to an operand B in the work store (in the following, it is denoted as a command or an operand.A or an operand B). From the microprogram, a mark can thus be developed which is assigned to the type of word, and with the help of which the individual data streams can be disconnected from each other. Thus, it is possible to store e.g. commands in the first register, operands.A in the second register and operands B in the third register of the buffer store. Thus, in order to comply with a command, it is possible to extract the individual words of the command from the first register, the individual words of operand A from the second register and the individual words of operand B from the third register in turn. Which register is controlled is determined by the selection.

Det er gunstig om der ved utkrevningen av et ord som ikke er lagret i bufferlageret, blir overført ikke bare ord fra naboskapet av dette ord (i samme adresserom), men også det utkrevede ord til bufferlageret. Aksess til dette ord skjer da likeledes ved hjelp av multiplekseren. Da behøves ingen ekstra koblingskretser som medfører omkostninger. It is advantageous if, when a word is not stored in the buffer storage, not only words from the neighborhood of this word (in the same address space) but also the retrieved word are transferred to the buffer storage. Access to this word then also takes place using the multiplexer. Then no additional switching circuits are needed, which entail costs.

Skal der oppnås en modulær oppbygning av lagringsinnretningen, benyttes hensiktsmessig 1 (1=2 , k = 1 osv.) ordbyggegrupper av. en og en lagermodul og av en og en bufferlagermodul samt en styrebyggegruppe. Hyer bufferlagermodul inneholder da et antall registre svarende :til antall ordarter. Ordbyggegruppene er forbundet med en første samleledning til innføring av ord og med en annen samleledning til utlevering av ord. En tredje samleledning fører til styrebyggegruppen og også til ordbyggegruppenes lagermoduler. Styrebyggegruppen og bufferlagermodulene får markeringen tilført. If a modular structure of the storage device is to be achieved, 1 (1=2, k = 1, etc.) word building groups of are used appropriately. one storage module and one buffer storage module as well as a control assembly. Hyer's buffer storage module then contains a number of registers corresponding to the number of words. The word building groups are connected by a first connecting line for introducing words and with another connecting line for delivering words. A third bus leads to the control building group and also to the word building group's storage modules. The steering assembly group and the buffer storage modules have the marking added.

En enkel oppbygning av styrebyggegruppen blir oppnådd hvis der hos den finnes et adresselager, en sammenligner og en dekoderkobling. Adresselageret består av registre i et antall som kan identifiseres ved markeringen og tilsvarer antall ordarter. I disse registre er de n-k høyereverdige bits av den tidligere behandlede adresse lagret, n betyr her samlet antall bits i adressen. I sammenligneren blir den aktuelle adresse som er identifisert ved' samme markering, sammenlignet med den tidligere behandlede adresse som står i adresselageret, og i tilfellet av likhet avgis et likhetssignal. Ved hjelp av likhetssignalet påvirkes skrive- resp. leseprosessen i ordbyggegruppene. Dekoderkoblingen tyder de k-lavereverdige bits av adressen og frembringer adresse-signaler til utvalg av en og en ordbyggegruppe. De n-k høyereverdige bits blir likeledes tilført ordbyggegruppenes lagermoduler. A simple structure of the control module is achieved if it has an address store, a comparator and a decoder link. The address store consists of registers in a number that can be identified by the marking and corresponds to the number of words. In these registers, the n-k higher order bits of the previously processed address are stored, n here means the total number of bits in the address. In the comparator, the current address identified by the same marking is compared with the previously processed address in the address store, and in the case of equality, a equality signal is emitted. With the aid of the equality signal, writing or the reading process in the word building groups. The decoder circuit deciphers the k-least significant bits of the address and produces address signals for selection of one word building group at a time. The n-k higher order bits are likewise added to the word building groups' storage modules.

For innskrivningen av ord i ordbyggegruppene er de enkelte ordbyggegruppers lagermoduler og bufferlagermoduler forbundet med den første samleledning.. Ved skrivning av et ord må der sondres mellom to tilfeller. Foreligger et likhetssignal fra sammenligneren, blir ordet innskrevet samtidig i den lagermodul som er valgt ut med adresseringssignalet, og i det register hos det tilordnede bufferlager som er identifisert ved markeringen. Foreligger der derimot ikke noe likhetssignal fra sammenligneren, blir ordet bare innført for lagring i den lagermodul som er utvalgt av adresseringssignalet• For the entry of words in the word-building groups, the individual word-building groups' storage modules and buffer storage modules are connected to the first bus line. When writing a word, a distinction must be made between two cases. If there is an equality signal from the comparator, the word is written simultaneously in the storage module selected with the addressing signal, and in the register of the assigned buffer storage identified by the marking. If, on the other hand, there is no equality signal from the comparator, the word is only entered for storage in the storage module selected by the addressing signal•

For lesning blir bufferlagermodulene forbundet med den annen samleledning. Også her får man å sondre mellom to tilfeller. Foreligger et likhetssignal, blir det register hos den ved adressesignalet utvalgte bufferlagermodul som er identifisert ved markeringen, tilkoblet samleledningen. Foreligger derimot..ikke noe'likhetssignal, blir_.de ord som er lagret under adressen i lagermodulene, innført i de registre hos bufferlagermodulene som er identifisert ved markeringen. Det utkrevede ord kan så overføres fra det ved markeringen identifiserte register hos det bufferlager som er utvalgt med adresseringssignalet, til den annen samleledning. Men det er også mulig at det utkrevede ord når der ikke foreligger noe likhetssignal, blir overført direkte fra lagermodulen til annen samleledning. For reading, the buffer storage modules are connected to the other busbar. Here, too, one has to distinguish between two cases. If there is an equality signal, the register of the buffer storage module selected by the address signal and identified by the marking is connected to the bus line. If, on the other hand, there is no match signal, the words stored under the address in the storage modules are entered into the registers of the buffer storage modules identified by the marking. The extracted word can then be transferred from the register identified by the marking at the buffer storage which is selected with the addressing signal, to the other bus line. But it is also possible that the printed word, when there is no equality signal, is transferred directly from the storage module to another bus line.

Oppfinnelsen vil bli nærmere belyst ved utførelses-eksempler som er anskueliggjort på tegningen. Fig. 1 er en prinsippskisse over lagringsinnretningen ifølge oppfinnelsen. Fig. 2 og 3 danner tilsammen et blokkoblingsskjerna for lagringsinnretningen. The invention will be further elucidated by examples of execution which are illustrated in the drawing. Fig. 1 is a schematic diagram of the storage device according to the invention. Fig. 2 and 3 together form a block connection core for the storage device.

Fig. 4 viser sammenstillingen av fig. 2 og 3.Fig. 4 shows the assembly of fig. 2 and 3.

På fig. 1 er arbeidslageret betegnet med ASP. Fra In fig. 1, the working warehouse is denoted by ASP. From

arbeidslageret ASP kan der overføres ord til et bufferlager PS. Bufferlageret PS består av tre registre RRl, RR2 og RR3. Bak bufferlageret PS sitter en multiplekser MUX, hvor fra en utgangsledning ASI fører til prosessoren. Adresseringen av the working storage ASP, words can then be transferred to a buffer storage PS. The buffer storage PS consists of three registers RR1, RR2 and RR3. Behind the buffer storage PS sits a multiplexer MUX, from which an output line ASI leads to the processor. The address of

de enkelte registre RRl, RR2, RR3 skjer via en markering som på ledninger Sl tilføres en dekoderkobling DCI. Markeringen the individual registers RR1, RR2, RR3 take place via a marking which is supplied to a decoder link DCI on wires Sl. The marking

kan f.eks. bestå av to bits. Utgangsledningen AL3-AL5 fra dekoderkoblingen DC1 fører til bufferlageret PS. Med et signal på utgangsledningen AL3 kan registeret RRl påstyres, med et signal på utgangsledningen AL4 registeret RR2 og med et signal på utgangsledningen AL5 registeret RR3. can e.g. consist of two bits. The output line AL3-AL5 from the decoder link DC1 leads to the buffer storage PS. With a signal on the output line AL3, the register RR1 can be controlled, with a signal on the output line AL4 the register RR2 and with a signal on the output line AL5 the register RR3.

Adresseringen av ordene i arbeidslageret ASP skjer ved hjelp av en adresse lagret i adresseregisteret ADl. Denne adresse kan f.eks. være overført til adresseregisteret ADl fra prosessoren. Adressen består av n bits. n-k høyereverdige bits av adressen blir tilført adresselageret ASP. Med disse bits kan lagerplassene i arbeidslageret ASP adresseres. De k lavereverdige bits av adressen blir tilført multiplekseren MUX. Ved hjelp av denne adressedel velger multiplekseren MUX ut deler av bufferlageret PS. The addressing of the words in the work storage ASP takes place using an address stored in the address register ADl. This address can e.g. be transferred to the address register ADl from the processor. The address consists of n bits. n-k higher order bits of the address are added to the address store ASP. With these bits, the storage locations in the working storage ASP can be addressed. The k lower-order bits of the address are fed to the multiplexer MUX. Using this address part, the multiplexer MUX selects parts of the buffer storage PS.

I utførelseseksempelet på fig. 1 er bredden av arbeidslageret ASP valgt lik 4 ord, og i samsvar med dette er bredden av registeret RR i bufferlageret PS likeledes 4 ord. Dermed er k = 2 og antall ordlagerplasser 1=2 k= 4. In the design example in fig. 1, the width of the working memory ASP is chosen equal to 4 words, and in accordance with this, the width of the register RR in the buffer memory PS is also 4 words. Thus, k = 2 and the number of vocabulary places 1=2 k= 4.

Registrene RR i bufferlageret PS tilsvarer nå enkelte ordarter. Som ordarter betegnes her f.eks. kommandoer, operander A, operander B. F.eks. er registeret RRl anordnet for lagring av kommandoer, registeret RR2 for lagring av operander A og registeret RR3 for lagring av operander B. The registers RR in the buffer storage PS now correspond to certain types of words. Here, e.g. commands, operands A, operands B. E.g. the register RR1 is arranged for storing commands, the register RR2 for storing operands A and the register RR3 for storing operands B.

Ved en lagerutkrevning fra prosessoren blir der foruten adressen i adresseregisteret ADl også avgitt en tilsvarende markering, altså en opplysning med hensyn til om der skal utleses en kommando, en operand A eller en operand B, eller med andre ord hvilken ordart det dreier seg om. Denne markering blir tilført dekoderen DC1 via ledningene Sl. In the case of a stock collection from the processor, in addition to the address in the address register ADl, a corresponding marking is also given, i.e. information regarding whether a command, an operand A or an operand B is to be read out, or in other words what kind of word it is. This marking is supplied to the decoder DC1 via the wires Sl.

Hvis der på grunnlag av lagerutkrevningen bevirkes aksess til et nytt adresseområde, altså et område som ikke er lagret i bufferlageret PS, så avvikler der seg en normal lageraksess hvor 4 ord fra det område av arbeidslageret ASP som utkreves ved hjelp av de n-k høyereverdige bits av adressen på ledningen ALI, blir innført samtidig i et av de tre registre RR som er identifisert ved markeringen. Kan der f.eks. utleses kommandoer fra arbeidslageret ASP, blir 4 kommandoord som er utvalgt ved hjelp av adressens n-k høyere-verdige bits, utlest parallelt fra arbeidslageret ASP til registeret RRl og innført for lagring i dette. Ved hjelp av dekoderen DC1 blir der i den forbindelse gitt et signal på ledningen AL3 til registeret RRl. Ved andre ordarter blir på tilsvarende måte registrene RR2 og RR3 ladet samtidig ved en aksess til arbeidslageret ASP. If, on the basis of the storage requirement, access is effected to a new address area, i.e. an area that is not stored in the buffer storage PS, then a normal storage access occurs where 4 words from the area of the working storage ASP are required using the n-k high-order bits of the address on the line ALI is simultaneously entered into one of the three registers RR identified by the marking. Can there e.g. if commands are read out from the working memory ASP, 4 command words selected using the address's n-k higher-order bits are read out in parallel from the working memory ASP to the register RR1 and entered for storage therein. With the help of the decoder DC1, a signal is given on the line AL3 to the register RR1. In the case of other types of words, the registers RR2 and RR3 are loaded at the same time by an access to the working storage ASP in a similar way.

Det enkelte ord blir så ved hjelp av multiplekserenThe individual word is then obtained with the help of the multiplexer

MUX gitt ut på ledningen ASI. Er altså 4 kommandoord som erkarakterisert vedsamme n-k-adressedel, blitt overført til registeret RRl, blir ved hjelp av adressedelen på ledningen AL2 det ønskede kommandoord ved hjelp av multiplekseren MUX utlest fra registeret RRl. Da fire ord står ved siden av hverandre i de enkelte registre RR, er to bits nok for å velge ut et ord i registrene RR. MUX issued on wire ASI. Thus, if 4 command words characterized by the same n-k address part have been transferred to the register RR1, the desired command word is read out from the register RR1 by means of the address part on the line AL2 by means of the multiplexer MUX. Since four words are next to each other in the individual registers RR, two bits are enough to select a word in the registers RR.

Hvis der iverksettes en ny aksess til samme adresserom, altså hvis det nye utkrevede ord har samme n-k-adressedel, If a new access is made to the same address space, i.e. if the new extracted word has the same n-k address part,

så oppstår ordet som skal adresseres, allerede i registeret RRl hos bufferlageret PS. Ved hjelp av en kort multiplekser-aksess blir det tilsvarende ord valgt ut fra registeret RRl og overført til ledningen ASI. Utvalget av registrene RR skjer i den forbindelse alltid via den markering som til-føres dekoderen DCl. then the word to be addressed already occurs in the register RR1 at the buffer storage PS. By means of a short multiplexer access, the corresponding word is selected from the register RR1 and transferred to the line ASI. In this connection, the selection of the registers RR always takes place via the marking supplied to the decoder DC1.

Ved hjelp av markeringen skjer der således en gjensidig omkobling mellom de forskjellige informasjonsstrømmer av kommando, operand A og operand B. Som allerede påpekt ovenfor, blir markeringen utviklet fra mikroordet i et mikroprogram. With the help of the marking, a mutual switching between the different information streams of command, operand A and operand B takes place. As already pointed out above, the marking is developed from the microword in a microprogram.

Fordelen ved denne lagringsinnretning ligger i at de ord i bufferlageret som er tilordnet den høyereverdige adressedel, er ordnet slik at f.eks. kommandoordene med samme høyereverdige adressedel overtas i registeret RRl, operand A-ord med samme høyereverdige adressedel overtas i registeret RR2 og operand B-ord med samme høyereverdige adressedel overtas i registeret RR3, og disse brd dermed allerede er forhåndsordnet når bufferlageret PS overtar dem fra adresselageret ASP. Da der ved behandlingen ved hjelp av prosessoren meget ofte iverksettes aksess til ord som er anordnet like ved siden av hverandre i adresselageret ASP, står de ord som etter første aksess er overført fra arbeidslageret ASP til bufferlageret PS og hører til samme adresseområde, med stor sannsynlighet i et av registrene RR. Aksessen kan således skje med multiplekseren MUX alene, og aksesstiden blir tilsvarende forkortet. The advantage of this storage device lies in the fact that the words in the buffer storage which are assigned to the higher-ranking address part are arranged so that e.g. the command words with the same higher-ranking address part are taken over in the register RR1, operand A-words with the same higher-ranking address part are taken over in the register RR2 and operand B-words with the same higher-ranking address part are taken over in the register RR3, and these words are thus already preordered when the buffer store PS takes them over from the address store ASP. Since, during the processing by means of the processor, access to words that are arranged right next to each other in the address storage ASP is very often accessed, the words which after the first access have been transferred from the working storage ASP to the buffer storage PS and belong to the same address area, with a high probability in one of the registers RR. The access can thus take place with the multiplexer MUX alone, and the access time is correspondingly shortened.

Ved den lagringsanordning som er vist i blokkskjemaet på fig. 2 og 3, er både arbeidslageret og bufferlageret oppbygget modulært. I dette utførelseseksempel finnes altså fire ordbyggegrupper WB1-WB4, hvorav den første WB1 og den siste WB4 er vist. Alle ordbyggegrupper WB har samme oppbygning. Det er således nok å beskrive en enkelt av dem. In the case of the storage device shown in the block diagram in fig. 2 and 3, both the working warehouse and the buffer warehouse are structured modularly. In this design example, there are thus four word building groups WB1-WB4, of which the first WB1 and the last WB4 are shown. All word building groups WB have the same structure. It is therefore enough to describe a single one of them.

Hver ordbyggegruppe WB består av en lagermodul SM og en bufferlagermodul PSM. Hver slik ordbyggegruppe er forbundet med en første samleledning SA1, over hvilken de ord som skal innskrives, tilføres ordbyggegruppene WB. Videre er hver ordbyggegruppe WB forbundet med en annen samleledning SA2 som får de ord som skal utleses, tilført fra ordbyggegruppen. Videre er der ved hver ordbyggegruppe WB anordnet sammenknytningsledd hvis funksjon vil bli forklart senere. Each word building group WB consists of a storage module SM and a buffer storage module PSM. Each such word building group is connected to a first bus line SA1, over which the words to be entered are supplied to the word building groups WB. Furthermore, each word building group WB is connected to another bus line SA2 which receives the words to be read out, supplied from the word building group. Furthermore, at each word-building group WB there is a connecting link, the function of which will be explained later.

Til alle ordbyggegruppene WB hører en felles styrebyggegruppe SB. Styrebyggegruppen SB inneholder et adresselager AD2, en sammenligningskobling VG og en dekoderkobling DC2. Styrebyggegruppen SB får adressen tilført fra adresseregisteret ADl. De n-k høyereverdige bits av adressen føres til adresselageret AD2, og dessuten blir de tilført lagermodulene hos ordbyggegruppene WB. De k-lavereverdige bits av adressen føres til dekoderkoblingen DC2. I dekoderkoblingen DC2 blir de k-lavereverdige bits av adressen dekodet og, i samsvar med deres innhold, et adresseringssignal CS1-CS4 avgitt ved en av utgangene. Ved hjelp av adresseserings-signalene CS1-CS4 ved utgangene blir ordbyggegruppene WB valgt ut. All word building groups WB belong to a common board building group SB. The control assembly SB contains an address store AD2, a comparison link VG and a decoder link DC2. Styrebyggegruppen SB gets the address added from the address register ADl. The n-k high-order bits of the address are taken to the address storage AD2, and they are also supplied to the storage modules of the word building groups WB. The k least significant bits of the address are fed to the decoder link DC2. In the decoder link DC2, the k least significant bits of the address are decoded and, in accordance with their content, an addressing signal CS1-CS4 is output at one of the outputs. By means of the addressing signals CS1-CS4 at the outputs, the word building groups WB are selected.

En adresse som nettopp er blitt behandlet, overtas i adresselageret AD2. Dette inneholder et antall registre svarende til antall ordarter. Utvalget av registrene i adresselageret AD2 skjer ved hjelp av den markering som via ledningen Sl tilføres adresselageret AD2 og bufferlagermodulene PSM. Bak adresselageret AD2 sitter sammenligningskoblingen VG, som får tilført den forut behandlede høyere-verdige adresse fra adresselageret AD2 og den aktuelle høyereverdige adresse direkte fra adresseledningen. Er de to adressedeler identiske, avgir sammenligningskoblingen VG et sammenligningssignal EQ ved utgangen. An address that has just been processed is taken over in the address store AD2. This contains a number of registers corresponding to the number of parts of speech. The selection of the registers in the address storage AD2 takes place by means of the marking which is supplied to the address storage AD2 and the buffer storage modules PSM via the line Sl. Behind the address store AD2 is the comparison link VG, which receives the previously processed higher-value address from the address store AD2 and the relevant higher-value address directly from the address line. If the two address parts are identical, the comparison link VG emits a comparison signal EQ at the output.

Hver. bufferlagermodul PSM er ett ord bred, inneholder altså registerdeler RR1-RR4 hvori der kan lagres ett og ett ord. I samsvar med dette er også lagermodulene SM ett ord brede. Each. buffer storage module PSM is one word wide, i.e. contains register parts RR1-RR4 in which one word can be stored. In accordance with this, the storage modules SM are also one word wide.

Lagringsinnretningens ytterligere funksjon vil bli forklart i forbindelse med lese- og skriveoperasjoner. Først skal det antas at ordene som skal utleses, bare er lagret i lagermodulene SM og ikke i bufferlagermodulene PSM i tillegg. The storage device's further function will be explained in connection with read and write operations. First, it must be assumed that the words to be read out are only stored in the storage modules SM and not in the buffer storage modules PSM in addition.

Skal et bestemt ord, f.eks. et kommandoord, tilføres prosessoren via den annen samleledning SA2, så blir den tilordnede adresse ADl innskrevet. Fra adresseregisteret ADl kommer adressen via en tredje samleledning SA3 inn i styrebyggegruppen SB. Samtidig blir den markering som karakteriserer ordarten, f.eks. kommandoen, tilbudt på ledningene Sl. Adressen blir nå inndelt i n-k høyereverdige bits og k lavereverdige bits. De k lavereverdige bits blir på ledningen AL2 tilført dekoderkoblingen DC2. Svarende til den lavereverdige adressedelverdi blir der på en av utgangsledningene frembragt et adressesignal CS. Dette adressesignal skal f.eks. være CS1. Dermed blir ordbyggegruppen WB1 valgt ut for utlesning. Should a certain word, e.g. a command word is supplied to the processor via the second bus line SA2, then the assigned address AD1 is written. From the address register ADl, the address comes via a third bus line SA3 into the control building group SB. At the same time, the marking that characterizes the part of speech, e.g. the command, offered on the wires Sl. The address is now divided into n-k high-value bits and k low-value bits. The k lower-order bits are supplied to the decoder link DC2 on line AL2. Corresponding to the lower-ranked address partial value, an address signal CS is produced on one of the output lines. This address signal must e.g. be CS1. Thus, the word building group WB1 is selected for reading.

Fra adresselageret AD2 blir den forut behandlede adresse tilført sammenligningskoblingen VG fra det register som er identifisert ved markeringen. Samtidig blir den aktuelle høyereverdige adressedel n^k likeledes tilbudt sammenligningskoblingen VG. Da der hittil ennå ikke er blitt behandlet noen ord fra det adresserom som er felles for den høyereverdige adressedel n-k, kan sammenligningskoblingen VG ikke konstatere noen likhet mellom de høyereverdige adressedeler. Dvs. at sammenligningssignalet EQ fremtrer i invertert form. From the address store AD2, the previously processed address is supplied to the comparison link VG from the register identified by the marking. At the same time, the relevant higher-ranking address part n^k is likewise offered the comparison link VG. Since no words from the address space common to the higher-ranked address parts n-k have yet been processed, the comparison link VG cannot ascertain any similarity between the higher-ranked address parts. That is that the comparison signal EQ appears in inverted form.

Da sammenligningssignalet EQ i invertert form og adresseringssignalet CS1 foreligger, blir et sammenknytningsledd LGl påstyrt, og det tilsvarende ord som er tilordnet den høyereverdige adressedel, blir utlest fra lagermodulen SM hos ordbyggegruppen WBl. Dette brd tilføres inngangen til bufferlagermodulen PSM hos ordbyggegruppen WBl, men det kan i tillegg også føres direkte via den stiplet inntegnede ledning til utgangen fra bufferlagermodulen PSM. Dermed er det adresserte ord blitt utlest direkte til lagermodulen SM hos ordbyggegruppen WBl. When the comparison signal EQ in inverted form and the addressing signal CS1 are present, a linking link LGl is triggered, and the corresponding word which is assigned to the higher address part is read out from the storage module SM of the word building group WBl. This bread is supplied to the input of the buffer storage module PSM at the word building group WBl, but it can also be fed directly via the dotted line to the output of the buffer storage module PSM. Thus, the addressed word has been read out directly to the storage module SM at the word building group WBl.

Samtidig blir der ved hjelp av et sammenknytningsledd LG2 i styrebyggegruppen SB frembragt et signal WE som til-føres sammenknytningsleddet LG3 i ordbyggegruppene WB. Dette signal WE tilkjennegir åt det adresserte ord ikke var lagret i noen av bufferlagermodulene PSM. Ved hjelp av signalet WE blir så de lagérposisjoner hos lagermodulene SM som er adressert ved hjelp av adressens n-k høyereverdige bits, overtatt i det register hos bufferlagermodulene PSM som er identifisert ved markeringen. Etter første aksess står dermed de ord som hører til samme adresserom, i bufferlagermodulene PSM. Samtidig blir den aktuelle adresse, nærmere bestemt den høyereverdige del av adressen, overtatt i adresselageret AD2. At the same time, a signal WE is produced by means of a connecting link LG2 in the control building group SB, which is supplied to the connecting link LG3 in the word building groups WB. This signal WE indicates that the addressed word was not stored in any of the buffer memory modules PSM. By means of the signal WE, the storage positions of the storage modules SM which are addressed using the address's n-k high-order bits are then taken over in the register of the buffer storage modules PSM which is identified by the marking. After the first access, the words that belong to the same address space are therefore in the buffer storage modules PSM. At the same time, the address in question, more precisely the higher-ranking part of the address, is taken over in the address store AD2.

Skal der nå som neste ord utleses et ord med samme høyereverdige adressedel, fastslår sammenligningskoblingen VG likhet mellom den aktuelle adresse bg den som er lagret i adresselagret AD2. Den frembringer et sammenligningssignal EQ som tilføres ordbyggegruppen WB. Ved hjelp av de k lavereverdige bits av adressen blir der med dekoderkoblingen DC2 frembragt et adresseringssignal CS, f.eks. CS4, hvormed ordbyggegruppen WB4 utvelges. Eksistensen av likhetssignalet EQ tilkjennegir at det ord som skal utleses, står i bufferlagermodulen PSM hos ordbyggegruppe WB4. Ved hjelp av markeringen på ledningene Sl blir det tilsvarende register i bufferlagermodulen PSM hos ordbyggegruppe WB 4 valgt ut. Dette skjer via et sammenknytningsledd LG4, hvorfra et signal blir tilført buffersignalmodulen PSM i ordbyggegruppe WB4. Fra bufferlagermodulen PSM blir det utvalgte ord så gitt ut på annen samleledning SA2. På. tilsvarende måte skjer utleveringen av ytterligere ord med samme høyereverdige adressedel. If a word with the same higher-ranking address part is to be read out as the next word, the comparison link VG establishes equality between the current address bg and the one stored in the address store AD2. It produces a comparison signal EQ which is applied to the word building group WB. Using the k lower-order bits of the address, an addressing signal CS is produced with the decoder link DC2, e.g. CS4, with which the word building group WB4 is selected. The existence of the equality signal EQ indicates that the word to be read is in the buffer storage module PSM at word building group WB4. By means of the marking on the wires Sl, the corresponding register in the buffer storage module PSM of word building group WB 4 is selected. This happens via a connection link LG4, from which a signal is supplied to the buffer signal module PSM in word building group WB4. From the buffer storage module PSM, the selected word is then output on another collector line SA2. On. in a similar way, further words with the same higher-ranking address part are delivered.

Ved skrivningen blir det ord som skal lagres, tilført ordbyggegruppen WB via første samleledning SAl. Den adresse ordet skal lagres under, blir innført i adresseregisteret ADl. Derfra kommer ordet via tredje samleledning SA3 inn i styrebyggegruppe SB. De k lavereverdige bits blir tilført dekoderkoblingen DC2, som avgir et adresseringssignal CS ved en av utgangene. F.eks. opptrer et adressesignal ved utgangen CS1, hvorved ordbyggegruppe WBl blir utvalgt. De høyereverdige bits n-k av adressen tilføres sammenligningskoblingen VG. Denne sammenligningskobling VG sammenligner denne adressedel med den adressedel.som er identifisert i adresselageret AD2 via markeringen på ledningene Sl. Er de to adréssedeler forskjellige, kan sammenligningskoblingen VG ikke avgi noe sammenligningssignal. When writing, the words to be stored are supplied to the word building group WB via the first collection line SAl. The address under which the word is to be stored is entered in the address register ADl. From there, the word comes via the third collector line SA3 into the control building group SB. The k lower-order bits are supplied to the decoder link DC2, which emits an addressing signal CS at one of the outputs. E.g. an address signal appears at the output CS1, whereby word building group WBl is selected. The higher-order bits n-k of the address are supplied to the comparison link VG. This comparison link VG compares this address part with the address part identified in the address store AD2 via the marking on the wires Sl. If the two address parts are different, the comparison link VG cannot emit any comparison signal.

Da adresseringssignalet opptrer på ledningen CS1 og der ennvidere opptrer et skrivesignal WR, blir.lagermodul SM i ordbyggegruppen WBl valgt ut via et sammenknytningsledd LG5, og det tilbudte ord blir lagret i lagermodulen SM under . den lagerposisjon som er adressert av den høyereverdige adressedel n-k. When the addressing signal occurs on the line CS1 and where a write signal WR also occurs, storage module SM in the word building group WB1 is selected via a connecting link LG5, and the offered word is stored in the storage module SM under . the storage location addressed by the higher-order address part n-k.

Avgir sammenligningskoblingen VG et sammenligningssignal EQ, noe som betyr at ord som har samme høyereverdige adressedel, likeledes står i bufferlagermodulene PSM, blir det ord som skal innskrives, likeledes innskrevet i den bufferlagermodul PSM som er identifisert ved markeringen og utvalgt av adresseringssignalet CS. Til dette formål blir der frembragt et signal via et sammenknytningsledd LG6. If the comparison link VG emits a comparison signal EQ, which means that words that have the same higher-value address part are also in the buffer storage modules PSM, the word to be written in is also written into the buffer storage module PSM that is identified by the marking and selected by the addressing signal CS. For this purpose, a signal is generated via a connecting link LG6.

En fordel ved lagringsinnretningen består i at aksesstiden til bufferlageret blir bestemt ved det tidsrom som behøves for sammenligning av en ny adresse med den sist benyttede adresse i det respektive informasjonssystem. I tillegg kommer bare tiden for signalenes gang frem til prosessoren. Takket være oppløsningen av arbeidslageret og bufferlageret i moduler er det mulig å skrive inn i forskjellige lagermoduler etter tur. En stor fordel -ved lagringsinnretningen ligger i at der under anvendelse av et MOS-arbeidslager kan oppnås kort aksesstid til et ord med for-holdsvis små omkostninger. An advantage of the storage device is that the access time to the buffer storage is determined by the time required for comparing a new address with the last used address in the respective information system. In addition, only the time for the signals to reach the processor. Thanks to the resolution of the working storage and the buffer storage in modules, it is possible to write into different storage modules in turn. A major advantage of the storage device lies in the fact that, using a MOS working storage, a short access time to a word can be achieved with relatively small costs.

Claims

1. Storage device with a working storage and a buffer storage, where when a stored word is printed, words which, seen from the address, are arranged near the printed word in the working storage, are transferred from the working storage to the buffer storage and further printed words are selected from the buffer storage by means of eri multiplexers, characterized in that the buffer storage (PS) is made up of k registers (RR) each with a width of 1 word (1 = 2 , k = 1 etc.) and in a number corresponding to the number of different types of words, that each register (RR) is assigned a part of speech, that there

when a word is claimed, the word is transferred within the same address space, which is assigned to words of the relevant type to the register assigned to this type of word, and that access to a additional words that are required and belong to the same word type, from the same address space, are sent to the buffer storage (PS) by means of the multiplexer (MUX).

2. Storage device as stated in claim 1, characterized in that the assignment of the registers (RR) to a word occurs with the help of a marking developed from the microprogram and characterizing the type of word.

3. Storage device as stated in claim 1 or 2, characterized in that when a word is retrieved that is not stored in the buffer storage (PS), in addition to the words from the same address space, it is also transferred extracted words to the buffer storage, and access to the word takes place to the buffer storage using the multiplexer (MUX).

4. Storage device as stated in claim 1, 2 or 3, characterized by 1 word building groups each consisting of a storage module (SM) and a buffer storage module (PSM) with a number of registers corresponding to the number of word types, by a first collecting line (SAl) for the introduction of the words in vocabulary the groups (WB), another collection line (SA2) for the delivery of the words from the word building groups (WB), at a control building group (SB) for controlling the word building groups, at a third bus line (SA3) for entering the addresses in the control building group (SB) and at wires (Sl) for supplying the marking to the control building group (SB) and the buffer storage modules.

5. Storage device as specified in claim 4, characterized by a control building group (SB), of an address store (AD2) with a number of registers identifiable by the marking corresponding to the number of words, the n-k higher-order bits of the previously processed address being stored, of a comparison link (VG). , in which the n-k bits of the address in question identified by the same marking are compared with the address stored in the address store (AD2) and where, in case of equality, an equality signal (EQ) is emitted, as well as by a decoder link (DC2) which receives the k lower-value bits of the address supplied and, corresponding to the value of these bits, emits addressing signals (CS) : for selection of one and one of the word building groups (WB) .

6. Storage device as stated in claim 5, characterized in that the cable for. the n-k higher order bits of the address lead to the storage modules (SM) of the word building group (WB).

7. Storage device as stated in claim 6, characterized in that the first bus line (SAl) is connected to each storage module (SM) and buffer storage module (PSM), and that when a word is entered, in the event that the equality signal (EQ) is not present , is written into the storage module addressed by the addressing signal (CS), and when the equality signal (EQ) is present, is also written into the register identified by the marking at the same buffer storage module.

8. Storage device as specified in claim 6 or 7, characterized in that another bus line (SA2) is connected to the output of each buffer storage module (PSM), and that the register identified by the marking in the buffer storage module selected by the addressing signal when there is an equality signal (EQ ), acts on the bus line (SA2).

9. Storage device as stated in claim 7, characterized in that the stored words which in the storage modules belong to the same address space, when the equality signal (EQ) is not present, are transferred during reading to those in the marking identified registers at the buffer storage modules (PSM)

10. Storage device as specified in claim 9, characterized in that the extracted word from the register identified by the marking in the buffer storage module selected by the addressing signal is transmitted to another bus line (SA2).

11. Storage device as stated in claim 9, c a r a c t e -• rised in that the extracted word is transmitted directly by the storage module (SM) to another bus line (SA2)..

12. Storage device as stated in one of claims 4-11, characterized in that the width of the storage modules (SM) and the width of the buffer storage modules (PSM) correspond to the word width.