NO802538L - Lagringsinnretning. - Google Patents

Description

Oppfinnelsen angår en lagringsinnretning som omfatter et arbeidslager og et bufferlager, og hvor der ved påkrav om et lagret ord blir overført ord som i arbeidslageret grenser til det påkrevede ord sett fra adressen, fra arbeidslageret til bufferlageret og ytterligere utkrevede ord blir valgt ut fra bufferlageret ved hjelp av en multiplekser.

Moderne prosessorer har meget stor behandlingskapasitet pr. tidsenhet. Dette gjelder spesielt for raske bipolare prosessorkomponenter som for tiden tilbys på markedet. Disse prosessorer muliggjør på grunn av sin teknologi meget korte syklustider på f.eks. 180 ns.

På grunn av disse i og for seg- ønskelige egenskaper stiller systemer som er utrustet med slike prosessorer,

store krav til arbeidslagrene. For det første må arbeidslageret i slike systemer på grunn av :sin høye behandlings-hastighet ha et anseelig omfang, da det samlede system ellers neppe kan arbeide effektivt. For det annet må disse lagre tilfredsstille betydelige krav med hensyn til hastighet når det gjelder aksess og arbéidssyklus. Kravet om omfang av lageret lar seg ikke omgå så lenge der. ikke står raskere bakgrunnslagre til rådighet. Korte aksesstider lar seg ikke oppnå direkte unntagen med bipolare lagerkomponenter med stort effektbehov ved lav integrasjonsgrad.

Ved billigere databehandlingssystemer som f.eks. anvendes for tekstbehandling, er det av hensyn til kostnad og omfang bare mulig å velge langsommere dynamiske MOS-lagre. Aksesstiden ved slike MOS-lagre ligger ved ca. 470 ns, og deres syklustid utgjør 600 ns. Sammenligner man den ovennevnte.syklustid for en rask prosessor med den nettopp nevnte, ser man at lagersyklustiden omtrent utgjør det tredobbelte av prosessorsyklustiden på 180 ns. Dette er et krasst misforhold, særlig når man går ut fra mikroprogrammer med store gjennomgangsstrømmer og tilsvarende hyppig aksess.

Anvendelsen av raske prosessorer krever altså enten anvendelse av meget raske lagre eller også anvendelsen av langsommere MOS-lagre kombinert med et godt lageropplegg. Da anvendelsen av bipolare lagre på grunn av kostnad og lager-omfang ikke kommer på tale ved billigere databehandlingssystemer, må der i forbindelse med bruk av et MOS-lager finnes et godt lageropplegg. Forsøk på løsninger i denne retning er allerede kjent. Ved store computere førte disse løsningsforsøk til et lagerhierarki hvor de i øyeblikket nødvendige data ble omladet fra det store langsomme lager til et mindre, raskere bufferlager så snart der ut fra et område ble påkalt en adresse. Dette såkalte Cache-opplegg er imidlertid av flere grunner ikke særlig egnet for billigere databehandlingssystemer: F.eks. er forvaltningsomfanget for stort og dermed de omkostninger som knytter seg til det. De bipolare bufferlagre som behøves for god treffrate, er for dyre. Tapseffekten ved slike bipolare bufferlagre er for høy, noe som er proble-matisk når det gjelder anvendelsen i kontorer osv.

Der har vært foreslått en annen løsning, hvor der ikke skjer seriell aksess til et ord i lageret for at dette skal kunne tilbys prosessoren, men et størst mulig antall ord blir utlest fra eller innskrevet i lageret. Disse parallelt utleste ord blir lagret i et flerordregister og derfra enkeltvis tilført prosessoren ved hjelp av en multiplekser. Da aksessen til de enkelte ord her skjer, ved hjelp av en multiplekser, blir den aksesstid som skal til for å utlese ordene fra registeret, betydelig forkortet. En forutsetning for denne vinning i tid er imidlertid at de ord som utkreves etter tur av prosessoren, står i registeret og dermed kan velges ut av multiplekseren. Et slikt tilfelle foreligger bare når større blokker påkalles serielt. Dette er imidlertid ikke alltid tilfellet. Blir der f.eks. utført en to-adresse-kommando, så blir kommandoen først dekodet, noe som i det vesentlige foregår serielt. Så blir det første ord hos operand A sammenknyttet med første ord hos operand B og avlagt under B. Derpå skjer samme forløp med annet ord osv. inntil slutten av tegnrekken. De enkelte datastrømmer griper altså sterkt inn i hverandre. Skulle iman her anvende løsningen med multiplekser, ville det bare føre til en liten forbedring, da der i så fall leses og behandles adresser skiftevis fra kommandoens område, så fra adresseområdet for operand A og derpå fra adresseområdet for operand B, og resultatet igjen blir avlagt i området for operand B.

Den oppgave som ligger til grunn for oppfinnelsen, består i å gi anvisning på en lagringsinnretning som går ut fra løsningsprinsippet med multiplekser, men unngår ulempene ved dette. Oppgaven blir ved en lagringsinnretning av den innledningsvis nevnte art løst ved at bufferlageret er oppbygget av registre, hvert med ett ords bredde, i et antall svarende til de forskjellige arter av ord, at der er tilordnet hvert register en ordart, at der ved påkrav om et ord skjer overføring av ordene i det adresserom som er tilordnet denne ordart, til det register som er tilordnet denne, og at aksess til et ytterligere ord av samme ordart fra samme adresserom når et slikt ord utkreves, skjer til bufferlageret ved hjelp av multiplekseren.

Tilordning av bufferlagerets registre til de enkelte ordarter skjer ved hjelp av en markering som er utviklet fra mikroprogrammet og karakteriserer ordarten. I de enkelte skritt av det mikroprogram som avvikles for utførelse av en maskinkommando, ligger det nemlig fast om der skal foretas aksess til en kommando, til en operand A eller til en operand B i arbeidslageret (i det følgende blir der som ordarter betegnet en kommando resp. en operand.A resp. en operand B). Fra mikroprogrammet kan der således utvikles en markering som er tilordnet ordarten, og ved hvis hjelp de enkelte datastrømmer kan avkobles innbyrdes. Dermed er det mulig å lagre f.eks. kommandoer i første register, operander.A i annet register og operander B i tredje register av bufferlageret. Således er det mulig for å etterkomme en kommando å ta ut kommandoens enkelte ord av første register, de enkelte ord av operand A fra annet register og de enkelte ord av operand B fra tredje register etter tur. Hvilket register som påstyres, blir fastlagt ved markeringen.

Det er gunstig om der ved utkrevningen av et ord som ikke er lagret i bufferlageret, blir overført ikke bare ord fra naboskapet av dette ord (i samme adresserom), men også det utkrevede ord til bufferlageret. Aksess til dette ord skjer da likeledes ved hjelp av multiplekseren. Da behøves ingen ekstra koblingskretser som medfører omkostninger.

Skal der oppnås en modulær oppbygning av lagringsinnretningen, benyttes hensiktsmessig 1 (1=2 , k = 1 osv.) ordbyggegrupper av. en og en lagermodul og av en og en bufferlagermodul samt en styrebyggegruppe. Hyer bufferlagermodul inneholder da et antall registre svarende :til antall ordarter. Ordbyggegruppene er forbundet med en første samleledning til innføring av ord og med en annen samleledning til utlevering av ord. En tredje samleledning fører til styrebyggegruppen og også til ordbyggegruppenes lagermoduler. Styrebyggegruppen og bufferlagermodulene får markeringen tilført.

En enkel oppbygning av styrebyggegruppen blir oppnådd hvis der hos den finnes et adresselager, en sammenligner og en dekoderkobling. Adresselageret består av registre i et antall som kan identifiseres ved markeringen og tilsvarer antall ordarter. I disse registre er de n-k høyereverdige bits av den tidligere behandlede adresse lagret, n betyr her samlet antall bits i adressen. I sammenligneren blir den aktuelle adresse som er identifisert ved' samme markering, sammenlignet med den tidligere behandlede adresse som står i adresselageret, og i tilfellet av likhet avgis et likhetssignal. Ved hjelp av likhetssignalet påvirkes skrive- resp. leseprosessen i ordbyggegruppene. Dekoderkoblingen tyder de k-lavereverdige bits av adressen og frembringer adresse-signaler til utvalg av en og en ordbyggegruppe. De n-k høyereverdige bits blir likeledes tilført ordbyggegruppenes lagermoduler.

For innskrivningen av ord i ordbyggegruppene er de enkelte ordbyggegruppers lagermoduler og bufferlagermoduler forbundet med den første samleledning.. Ved skrivning av et ord må der sondres mellom to tilfeller. Foreligger et likhetssignal fra sammenligneren, blir ordet innskrevet samtidig i den lagermodul som er valgt ut med adresseringssignalet, og i det register hos det tilordnede bufferlager som er identifisert ved markeringen. Foreligger der derimot ikke noe likhetssignal fra sammenligneren, blir ordet bare innført for lagring i den lagermodul som er utvalgt av adresseringssignalet•

For lesning blir bufferlagermodulene forbundet med den annen samleledning. Også her får man å sondre mellom to tilfeller. Foreligger et likhetssignal, blir det register hos den ved adressesignalet utvalgte bufferlagermodul som er identifisert ved markeringen, tilkoblet samleledningen. Foreligger derimot..ikke noe'likhetssignal, blir_.de ord som er lagret under adressen i lagermodulene, innført i de registre hos bufferlagermodulene som er identifisert ved markeringen. Det utkrevede ord kan så overføres fra det ved markeringen identifiserte register hos det bufferlager som er utvalgt med adresseringssignalet, til den annen samleledning. Men det er også mulig at det utkrevede ord når der ikke foreligger noe likhetssignal, blir overført direkte fra lagermodulen til annen samleledning.

Oppfinnelsen vil bli nærmere belyst ved utførelses-eksempler som er anskueliggjort på tegningen. Fig. 1 er en prinsippskisse over lagringsinnretningen ifølge oppfinnelsen. Fig. 2 og 3 danner tilsammen et blokkoblingsskjerna for lagringsinnretningen.

Fig. 4 viser sammenstillingen av fig. 2 og 3.

På fig. 1 er arbeidslageret betegnet med ASP. Fra

arbeidslageret ASP kan der overføres ord til et bufferlager PS. Bufferlageret PS består av tre registre RRl, RR2 og RR3. Bak bufferlageret PS sitter en multiplekser MUX, hvor fra en utgangsledning ASI fører til prosessoren. Adresseringen av

de enkelte registre RRl, RR2, RR3 skjer via en markering som på ledninger Sl tilføres en dekoderkobling DCI. Markeringen

kan f.eks. bestå av to bits. Utgangsledningen AL3-AL5 fra dekoderkoblingen DC1 fører til bufferlageret PS. Med et signal på utgangsledningen AL3 kan registeret RRl påstyres, med et signal på utgangsledningen AL4 registeret RR2 og med et signal på utgangsledningen AL5 registeret RR3.

Adresseringen av ordene i arbeidslageret ASP skjer ved hjelp av en adresse lagret i adresseregisteret ADl. Denne adresse kan f.eks. være overført til adresseregisteret ADl fra prosessoren. Adressen består av n bits. n-k høyereverdige bits av adressen blir tilført adresselageret ASP. Med disse bits kan lagerplassene i arbeidslageret ASP adresseres. De k lavereverdige bits av adressen blir tilført multiplekseren MUX. Ved hjelp av denne adressedel velger multiplekseren MUX ut deler av bufferlageret PS.

I utførelseseksempelet på fig. 1 er bredden av arbeidslageret ASP valgt lik 4 ord, og i samsvar med dette er bredden av registeret RR i bufferlageret PS likeledes 4 ord. Dermed er k = 2 og antall ordlagerplasser 1=2 k= 4.

Registrene RR i bufferlageret PS tilsvarer nå enkelte ordarter. Som ordarter betegnes her f.eks. kommandoer, operander A, operander B. F.eks. er registeret RRl anordnet for lagring av kommandoer, registeret RR2 for lagring av operander A og registeret RR3 for lagring av operander B.

Ved en lagerutkrevning fra prosessoren blir der foruten adressen i adresseregisteret ADl også avgitt en tilsvarende markering, altså en opplysning med hensyn til om der skal utleses en kommando, en operand A eller en operand B, eller med andre ord hvilken ordart det dreier seg om. Denne markering blir tilført dekoderen DC1 via ledningene Sl.

Hvis der på grunnlag av lagerutkrevningen bevirkes aksess til et nytt adresseområde, altså et område som ikke er lagret i bufferlageret PS, så avvikler der seg en normal lageraksess hvor 4 ord fra det område av arbeidslageret ASP som utkreves ved hjelp av de n-k høyereverdige bits av adressen på ledningen ALI, blir innført samtidig i et av de tre registre RR som er identifisert ved markeringen. Kan der f.eks. utleses kommandoer fra arbeidslageret ASP, blir 4 kommandoord som er utvalgt ved hjelp av adressens n-k høyere-verdige bits, utlest parallelt fra arbeidslageret ASP til registeret RRl og innført for lagring i dette. Ved hjelp av dekoderen DC1 blir der i den forbindelse gitt et signal på ledningen AL3 til registeret RRl. Ved andre ordarter blir på tilsvarende måte registrene RR2 og RR3 ladet samtidig ved en aksess til arbeidslageret ASP.

Det enkelte ord blir så ved hjelp av multiplekseren

MUX gitt ut på ledningen ASI. Er altså 4 kommandoord som erkarakterisert vedsamme n-k-adressedel, blitt overført til registeret RRl, blir ved hjelp av adressedelen på ledningen AL2 det ønskede kommandoord ved hjelp av multiplekseren MUX utlest fra registeret RRl. Da fire ord står ved siden av hverandre i de enkelte registre RR, er to bits nok for å velge ut et ord i registrene RR.

Hvis der iverksettes en ny aksess til samme adresserom, altså hvis det nye utkrevede ord har samme n-k-adressedel,

så oppstår ordet som skal adresseres, allerede i registeret RRl hos bufferlageret PS. Ved hjelp av en kort multiplekser-aksess blir det tilsvarende ord valgt ut fra registeret RRl og overført til ledningen ASI. Utvalget av registrene RR skjer i den forbindelse alltid via den markering som til-føres dekoderen DCl.

Ved hjelp av markeringen skjer der således en gjensidig omkobling mellom de forskjellige informasjonsstrømmer av kommando, operand A og operand B. Som allerede påpekt ovenfor, blir markeringen utviklet fra mikroordet i et mikroprogram.

Fordelen ved denne lagringsinnretning ligger i at de ord i bufferlageret som er tilordnet den høyereverdige adressedel, er ordnet slik at f.eks. kommandoordene med samme høyereverdige adressedel overtas i registeret RRl, operand A-ord med samme høyereverdige adressedel overtas i registeret RR2 og operand B-ord med samme høyereverdige adressedel overtas i registeret RR3, og disse brd dermed allerede er forhåndsordnet når bufferlageret PS overtar dem fra adresselageret ASP. Da der ved behandlingen ved hjelp av prosessoren meget ofte iverksettes aksess til ord som er anordnet like ved siden av hverandre i adresselageret ASP, står de ord som etter første aksess er overført fra arbeidslageret ASP til bufferlageret PS og hører til samme adresseområde, med stor sannsynlighet i et av registrene RR. Aksessen kan således skje med multiplekseren MUX alene, og aksesstiden blir tilsvarende forkortet.

Ved den lagringsanordning som er vist i blokkskjemaet på fig. 2 og 3, er både arbeidslageret og bufferlageret oppbygget modulært. I dette utførelseseksempel finnes altså fire ordbyggegrupper WB1-WB4, hvorav den første WB1 og den siste WB4 er vist. Alle ordbyggegrupper WB har samme oppbygning. Det er således nok å beskrive en enkelt av dem.

Hver ordbyggegruppe WB består av en lagermodul SM og en bufferlagermodul PSM. Hver slik ordbyggegruppe er forbundet med en første samleledning SA1, over hvilken de ord som skal innskrives, tilføres ordbyggegruppene WB. Videre er hver ordbyggegruppe WB forbundet med en annen samleledning SA2 som får de ord som skal utleses, tilført fra ordbyggegruppen. Videre er der ved hver ordbyggegruppe WB anordnet sammenknytningsledd hvis funksjon vil bli forklart senere.

Til alle ordbyggegruppene WB hører en felles styrebyggegruppe SB. Styrebyggegruppen SB inneholder et adresselager AD2, en sammenligningskobling VG og en dekoderkobling DC2. Styrebyggegruppen SB får adressen tilført fra adresseregisteret ADl. De n-k høyereverdige bits av adressen føres til adresselageret AD2, og dessuten blir de tilført lagermodulene hos ordbyggegruppene WB. De k-lavereverdige bits av adressen føres til dekoderkoblingen DC2. I dekoderkoblingen DC2 blir de k-lavereverdige bits av adressen dekodet og, i samsvar med deres innhold, et adresseringssignal CS1-CS4 avgitt ved en av utgangene. Ved hjelp av adresseserings-signalene CS1-CS4 ved utgangene blir ordbyggegruppene WB valgt ut.

En adresse som nettopp er blitt behandlet, overtas i adresselageret AD2. Dette inneholder et antall registre svarende til antall ordarter. Utvalget av registrene i adresselageret AD2 skjer ved hjelp av den markering som via ledningen Sl tilføres adresselageret AD2 og bufferlagermodulene PSM. Bak adresselageret AD2 sitter sammenligningskoblingen VG, som får tilført den forut behandlede høyere-verdige adresse fra adresselageret AD2 og den aktuelle høyereverdige adresse direkte fra adresseledningen. Er de to adressedeler identiske, avgir sammenligningskoblingen VG et sammenligningssignal EQ ved utgangen.

Hver. bufferlagermodul PSM er ett ord bred, inneholder altså registerdeler RR1-RR4 hvori der kan lagres ett og ett ord. I samsvar med dette er også lagermodulene SM ett ord brede.

Lagringsinnretningens ytterligere funksjon vil bli forklart i forbindelse med lese- og skriveoperasjoner. Først skal det antas at ordene som skal utleses, bare er lagret i lagermodulene SM og ikke i bufferlagermodulene PSM i tillegg.

Skal et bestemt ord, f.eks. et kommandoord, tilføres prosessoren via den annen samleledning SA2, så blir den tilordnede adresse ADl innskrevet. Fra adresseregisteret ADl kommer adressen via en tredje samleledning SA3 inn i styrebyggegruppen SB. Samtidig blir den markering som karakteriserer ordarten, f.eks. kommandoen, tilbudt på ledningene Sl. Adressen blir nå inndelt i n-k høyereverdige bits og k lavereverdige bits. De k lavereverdige bits blir på ledningen AL2 tilført dekoderkoblingen DC2. Svarende til den lavereverdige adressedelverdi blir der på en av utgangsledningene frembragt et adressesignal CS. Dette adressesignal skal f.eks. være CS1. Dermed blir ordbyggegruppen WB1 valgt ut for utlesning.

Fra adresselageret AD2 blir den forut behandlede adresse tilført sammenligningskoblingen VG fra det register som er identifisert ved markeringen. Samtidig blir den aktuelle høyereverdige adressedel n^k likeledes tilbudt sammenligningskoblingen VG. Da der hittil ennå ikke er blitt behandlet noen ord fra det adresserom som er felles for den høyereverdige adressedel n-k, kan sammenligningskoblingen VG ikke konstatere noen likhet mellom de høyereverdige adressedeler. Dvs. at sammenligningssignalet EQ fremtrer i invertert form.

Da sammenligningssignalet EQ i invertert form og adresseringssignalet CS1 foreligger, blir et sammenknytningsledd LGl påstyrt, og det tilsvarende ord som er tilordnet den høyereverdige adressedel, blir utlest fra lagermodulen SM hos ordbyggegruppen WBl. Dette brd tilføres inngangen til bufferlagermodulen PSM hos ordbyggegruppen WBl, men det kan i tillegg også føres direkte via den stiplet inntegnede ledning til utgangen fra bufferlagermodulen PSM. Dermed er det adresserte ord blitt utlest direkte til lagermodulen SM hos ordbyggegruppen WBl.

Samtidig blir der ved hjelp av et sammenknytningsledd LG2 i styrebyggegruppen SB frembragt et signal WE som til-føres sammenknytningsleddet LG3 i ordbyggegruppene WB. Dette signal WE tilkjennegir åt det adresserte ord ikke var lagret i noen av bufferlagermodulene PSM. Ved hjelp av signalet WE blir så de lagérposisjoner hos lagermodulene SM som er adressert ved hjelp av adressens n-k høyereverdige bits, overtatt i det register hos bufferlagermodulene PSM som er identifisert ved markeringen. Etter første aksess står dermed de ord som hører til samme adresserom, i bufferlagermodulene PSM. Samtidig blir den aktuelle adresse, nærmere bestemt den høyereverdige del av adressen, overtatt i adresselageret AD2.

Skal der nå som neste ord utleses et ord med samme høyereverdige adressedel, fastslår sammenligningskoblingen VG likhet mellom den aktuelle adresse bg den som er lagret i adresselagret AD2. Den frembringer et sammenligningssignal EQ som tilføres ordbyggegruppen WB. Ved hjelp av de k lavereverdige bits av adressen blir der med dekoderkoblingen DC2 frembragt et adresseringssignal CS, f.eks. CS4, hvormed ordbyggegruppen WB4 utvelges. Eksistensen av likhetssignalet EQ tilkjennegir at det ord som skal utleses, står i bufferlagermodulen PSM hos ordbyggegruppe WB4. Ved hjelp av markeringen på ledningene Sl blir det tilsvarende register i bufferlagermodulen PSM hos ordbyggegruppe WB 4 valgt ut. Dette skjer via et sammenknytningsledd LG4, hvorfra et signal blir tilført buffersignalmodulen PSM i ordbyggegruppe WB4. Fra bufferlagermodulen PSM blir det utvalgte ord så gitt ut på annen samleledning SA2. På. tilsvarende måte skjer utleveringen av ytterligere ord med samme høyereverdige adressedel.

Ved skrivningen blir det ord som skal lagres, tilført ordbyggegruppen WB via første samleledning SAl. Den adresse ordet skal lagres under, blir innført i adresseregisteret ADl. Derfra kommer ordet via tredje samleledning SA3 inn i styrebyggegruppe SB. De k lavereverdige bits blir tilført dekoderkoblingen DC2, som avgir et adresseringssignal CS ved en av utgangene. F.eks. opptrer et adressesignal ved utgangen CS1, hvorved ordbyggegruppe WBl blir utvalgt. De høyereverdige bits n-k av adressen tilføres sammenligningskoblingen VG. Denne sammenligningskobling VG sammenligner denne adressedel med den adressedel.som er identifisert i adresselageret AD2 via markeringen på ledningene Sl. Er de to adréssedeler forskjellige, kan sammenligningskoblingen VG ikke avgi noe sammenligningssignal.

Da adresseringssignalet opptrer på ledningen CS1 og der ennvidere opptrer et skrivesignal WR, blir.lagermodul SM i ordbyggegruppen WBl valgt ut via et sammenknytningsledd LG5, og det tilbudte ord blir lagret i lagermodulen SM under . den lagerposisjon som er adressert av den høyereverdige adressedel n-k.

Avgir sammenligningskoblingen VG et sammenligningssignal EQ, noe som betyr at ord som har samme høyereverdige adressedel, likeledes står i bufferlagermodulene PSM, blir det ord som skal innskrives, likeledes innskrevet i den bufferlagermodul PSM som er identifisert ved markeringen og utvalgt av adresseringssignalet CS. Til dette formål blir der frembragt et signal via et sammenknytningsledd LG6.

En fordel ved lagringsinnretningen består i at aksesstiden til bufferlageret blir bestemt ved det tidsrom som behøves for sammenligning av en ny adresse med den sist benyttede adresse i det respektive informasjonssystem. I tillegg kommer bare tiden for signalenes gang frem til prosessoren. Takket være oppløsningen av arbeidslageret og bufferlageret i moduler er det mulig å skrive inn i forskjellige lagermoduler etter tur. En stor fordel -ved lagringsinnretningen ligger i at der under anvendelse av et MOS-arbeidslager kan oppnås kort aksesstid til et ord med for-holdsvis små omkostninger.

Claims (12)

1. Lagringsinnretning med et arbeidslager og et bufferlager, hvor der ved utskrivning av et lagret ord blir over-ført ord som sett fra adressen er anordnet i nærheten av det utkrevede ord i arbeidslageret, fra arbeidslageret til bufferlageret og ytterligere utkrevede ord blir utvalgt fra bufferlageret ved hjelp av eri multiplekser, karakterisert ved at bufferlageret (PS) er oppbygget av k registre (RR) hvert med en bredde av 1 ord (1 = 2 , k = 1 osv.) og i et antall svarende til antall forskjellige ordarter, at hvert register (RR) er tilordnet en ordart, at der

ved utkrevning av et ord skjer overføring av ord innen samme adresserom, som er tilordnet ord av vedkommende art til det register som er tilordnet denne ordart, og at aksess til et ytterligere ord som utkreves og tilhører samme ordart, frå samme adresserom, skjer til bufferlageret (PS) ved hjelp av multiplekseren (MUX).

2. Lagringsinnretning som angitt i krav 1, karakterisert ved at tilordningen av registrene (RR) til et ord skjer ved hjelp av en markering som er utviklet fra mikroprogrammet og karakteriserer ordarten.

3. Lagringsinnretning som angitt i krav 1 eller 2, karakterisert ved at der ved utkrevning av et ord som ikke er lagret i bufferlageret (PS), foruten ordene fra samme adresserom, også skjer overføring av det utkrevede ord til bufferlageret, og aksess til ordet skjer til buf ferlageret ved hjelp av multiplekseren (MUX)..

4. Lagringsinnretning som angitt i krav 1, 2 eller 3, karakterisert ved 1 ordbyggegrupper hver bestående av en lagermodul (SM) og en bufférlagermodul (PSM) med et antall registre svarende til antall ordarter, ved en første samleledning (SAl) til innføring av ordene i ordbygge- gruppene (WB), en annen samleledning (SA2) til utlevering av ordene fra ordbyggegruppene (WB), ved en styrebyggegruppe (SB) til påstyring av ordbyggegruppene, ved en tredje samleledning (SA3) til innføring av adressene i styrebyggegruppen (SB) samt ved ledninger (Sl) til tilførsel av markeringen til styrebyggegruppen (SB) og bufferlagermodulene.

5. Lagringsinnretning som angitt i krav 4, karakterisert ved en styrebyggegruppe (SB), av et adresselager (AD2) med et antall ved markeringen identifiser-bare registre svarende til antall ordarter, idet de n-k høyereverdige bits av den forut behandlede adresse er lagret, av en sammenligningskobling (VG). , hvori de ved samme markering- identifiserte n-k bits åv den aktuelle adresse sammen-lignes med den i adresselageret (AD2) lagrede adresse og der ved likhet avgis et likhetssignal (EQ), samt av en dekoderkobling (DC2) som får de k lavereverdige bits av adressen tilført og, svarende til.verdien av disse bits, avgir adresseringssignaler.(CS) :til utvalg av en og en av ordbyggegruppene (WB) .

6. Lagringsinnretning som angitt i krav 5, karakterisert ved at ledningen for. de n-k høyereverdige bits av adressen fører til lagermodulene (SM) hos ordbyggegruppen (WB) .

7. Lagringsinnretning som angitt i krav 6, karakterisert ved at den første samleledning (SAl) er forbundet med hver lagermodul (SM) og bufferlagermodul (PSM), og at et ord når det innskrives, i tilfellet av at likhetssignalet (EQ) ikke foreligger, blir innskrevet i den ved adresseringssignalet (CS) adresserte lagermodul, og når likhetssignalet (EQ) foreligger, samtidig også blir innskrevet i det ved markeringen identifiserte register hos samme bufferlagermodul.

8. Lagringsinnretning som angitt i krav 6 eller 7, karakterisert ved at annen samleledning (SA2) er forbundet med utgangen fra hver bufferlagermodul (PSM), og at det ved markeringen identifiserte register hos den ved adresseringssignalet utvalgte bufferlagermodul når der foreligger et likhetssignal (EQ), opptrer på samleledningen (SA2).

9. Lagringsinnretning som angitt i krav 7, karakterisert ved at de lagrede ord som i lagermodulene hører til samme adresserom, når likhetssignalet (EQ) ikke foreligger, ved lesningen blir overført til de ved markeringen identifiserte registre hos bufferlagermodulene (PSM)

10. Lagringsinnretning.som angitt i krav 9, karakterisert ved at det utkrevede ord fra det ved markeringen identifiserte register hos den ved adresseringssignalet utvalgte bufferlagermodul avgis til annen samleledning (SA2) .

11. Lagringsinnretning som angitt i krav 9, k å r a k t e -• risert ved at det utkrevede ord avgis direkte av lagermodulen (SM) til annen samleledning (SA2)..

12. Lagringsinnretning som angitt i et av kravene 4-11, karakterisert ved at bredden av lagermodulene (SM) og bredden av bufferlagermodulene (PSM) tilsvarer ordbredden.